[发明专利]存储器元件与其工艺在审
申请号: | 201310164409.2 | 申请日: | 2013-05-07 |
公开(公告)号: | CN104143605A | 公开(公告)日: | 2014-11-12 |
发明(设计)人: | 曾俊元;黄骏扬;江政鸿 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | H01L45/00 | 分类号: | H01L45/00 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 张然;李昕巍 |
地址: | 中国台湾台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 元件 与其 工艺 | ||
1.一种存储器元件结构,至少包括一叠层结构,而所述叠层结构至少包括:
下导电层;
下电阻转态层,位于所述下导电层之上;
上电阻转态层,位于所述下电阻转态层之上;以及
上导电层,位于所述上电阻转态层之上,其中所述上电阻转态层包括以原子层沉积法形成的第一氧化物材料层,所述下电阻转态层包括以原子层沉积法形成且经由氧电浆处理的第二氧化物材料层。
2.如权利要求1所述的存储器元件结构,其中所述上电阻转态层所包括的所述第一氧化物材料层的材料为二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。
3.如权利要求1所述的存储器元件结构,其中所述下电阻转态层所包括的所述第二氧化物材料层的材料为二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。
4.如权利要求1所述的存储器元件结构,其中所述上电阻转态层厚度为1纳米~100纳米。
5.如权利要求1所述的存储器元件结构,其中所述下电阻转态层厚度为1纳米~100纳米。
6.如权利要求1所述的存储器元件结构,其中所述下导电层厚度为1纳米~500纳米。
7.如权利要求1所述的存储器元件结构,其中所述上导电层厚度为1纳米~1000纳米。
8.如权利要求1所述的存储器元件结构,其中所述上导电层材料为导体材料,选自钛、氮化钛、铂、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆或铟锡氧化物。
9.如权利要求1所述的存储器元件结构,其中所述下导电层材料为导体材料,选自钛、氮化钛、铂、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆、铟锡氧化物或重度掺杂硅半导体。
10.一种存储器元件结构的制造方法,至少包括:
形成一下导电层;
以原子层沉积法形成一下电阻转态层,位于所述下导电层之上;
进行氧电浆处理所述下电阻转态层;
以原子层沉积法形成一上电阻转态层,位于所述下电阻转态层之上;以及
形成一上导电层,位于所述上电阻转态层之上。
11.如权利要求10所述的存储器元件结构的制造方法,其中所述上导电层以原子层沉积法、电子束蒸镀法或溅镀法所形成,所述上导电层材料选自钛、氮化钛、铂、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆或铟锡氧化物。
12.如权利要求10所述的存储器元件结构的制造方法,其中所述下导电层以原子层沉积法、电子束蒸镀法、溅镀法或高温炉管所形成,所述下导电层材料选自钛、氮化钛、铂、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆、铟锡氧化物或重度掺杂硅半导体。
13.如权利要求10所述的存储器元件结构的制造方法,其中所述上导电层厚度为1纳米~1000纳米。
14.如权利要求10所述的存储器元件结构的制造方法,其中所述下导电层厚度为1纳米~500纳米。
15.如权利要求10所述的存储器元件结构的制造方法,其中所述下导电层以原子层沉积法形成,而所述下导电层以及所述上电阻转态层与所述下电阻转态层经由同一原子层沉积系统在腔体不破真空的情况下连续沉积。
16.如权利要求15所述的存储器元件结构的制造方法,其中进行氧电浆处理所述下电阻转态层经由同一原子层沉积系统在腔体温度为250℃且工作压力为0.2Torr的环境下,对所述下电阻转态层进行200W持续10分钟的氧电浆处理。
17.如权利要求10所述的存储器元件结构的制造方法,其中所述上电阻转态层的材料为二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。
18.如权利要求10所述的存储器元件结构的制造方法,其中所述下电阻转态层的材料为二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310164409.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:阻隔膜及其制作方法
- 下一篇:用于处理具有背触式体系结构的光伏面板的方法