[发明专利]存储器元件与其工艺在审

专利信息
申请号: 201310164409.2 申请日: 2013-05-07
公开(公告)号: CN104143605A 公开(公告)日: 2014-11-12
发明(设计)人: 曾俊元;黄骏扬;江政鸿 申请(专利权)人: 华邦电子股份有限公司
主分类号: H01L45/00 分类号: H01L45/00
代理公司: 隆天国际知识产权代理有限公司 72003 代理人: 张然;李昕巍
地址: 中国台湾台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 存储器 元件 与其 工艺
【说明书】:

技术领域

发明是有关于一种半导体结构,且特别是有关于一种非易失性存储器元件与其工艺。

背景技术

近年来,由于闪存存储器(Flash memory)面临到微缩物理极限与操作电压过大等问题,因此,具简单结构、小面积、操作速度快与低功率消耗的电阻式存储器元件(Resistive Random Access Memory;RRAM),极有可能取代传统的闪存存储器,形成下世代非易失性存储器的主流。电阻式存储器具有低电压操作、低功率消耗、高密度堆积结构等极佳的存储器操作特性,但是,电阻式存储器具有耐操度(Endurance)不佳或重复写入/擦除(Program/Erase)次数无法有效提升等问题。在连续转态操作数次后,电阻式存储器的高阻态电阻值无法维持应有的高电阻状态,使后续电阻转态的高低阻态电阻比值(on/off ratio)下降,造成存储状态判读错误,成为电阻式存储器在量产的阻碍。

此外,电阻式存储器的转态机制为利用氧空缺(oxygen vacancies)或氧离子(oxygen ions)移动来形成导电灯丝(conductive filament),利用外在施加电压极性与电流值,促使导电灯丝断裂与再生成的现象,造成电阻值的差异。当执行多次电阻转态之后,由于可供使用的氧离子被消耗殆尽,导致耐操度无法有效提升。

发明内容

本发明的目的在于提供一种存储器元件结构,至少包括一叠层结构,所述叠层结构至少包括下导电层、位于所述下导电层上的下电阻转态层、位于所述下电阻转态层上的上电阻转态层与位于所述上电阻转态层上的上导电层。所述上电阻转态层包括以原子层沉积法形成的第一氧化物材料层,所述下电阻转态层包括以原子层沉积法形成且经由氧电浆处理的第二氧化物材料层。

根据本发明的实施例,前述上电阻转态层所包括的所述第一氧化物材料层的材料为二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。所述上电阻转态层厚度为1纳米~100纳米。前述下电阻转态层所包括的所述第二氧化物材料层的材料为二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。所述下电阻转态层厚度为1纳米~100纳米。

根据本发明的实施例,前述上导电层材料为导体材料,选自钛、氮化钛、铂、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆或铟锡氧化物。所述上导电层厚度为1纳米~1000纳米。前述下导电层材料为导体材料,选自钛、氮化钛、铂、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆、铟锡氧化物或重度掺杂硅半导体。所述下导电层厚度为1纳米~500纳米。

本发明提供一种存储器元件结构的制造方法。所述方法包括先形成一下导电层,并以原子层沉积法形成位于所述下导电层之上的一下电阻转态层。进行氧电浆处理所述下电阻转态层之后,以原子层沉积法形成位于所述下电阻转态层之上的一上电阻转态层。接着,形成位于所述上电阻转态层之上的一上导电层。

根据本发明的实施例,前述上导电层以原子层沉积法、电子束蒸镀法或溅镀法所形成,所述上导电层材料选自钛、氮化钛、铂、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆或铟锡氧化物。所述上导电层厚度为1纳米~1000纳米。

根据本发明的实施例,前述下导电层以原子层沉积法、电子束蒸镀法、溅镀法或高温炉管所形成,所述下导电层材料选自钛、氮化钛、铂、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆、铟锡氧化物或重度掺杂硅半导体。所述下导电层厚度为1纳米~500纳米。

根据本发明的实施例,前述下导电层以原子层沉积法形成,而所述下导电层以及所述上电阻转态层与所述下电阻转态层经由同一原子层沉积系统在腔体不破真空的情况下连续沉积。

根据本发明的实施例,进行氧电浆处理所述下电阻转态层经由同一原子层沉积系统在腔体温度为250℃且工作压力为0.2Torr的环境下,对所述下电阻转态层进行200W持续10分钟的氧电浆处理。

根据本发明的实施例,前述上电阻转态层或下电阻转态层的材料为二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。

基于上述,本发明采用前述实施例所描述的结构,能抑制高电阻状态电阻值的下降,使高低阻态电阻比值不随着转态次数的增加而减少,改善存储器的耐操度。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310164409.2/2.html,转载请声明来源钻瓜专利网。

同类专利
  • 一种具有类脑特性的忆阻器件及其制备方法-201910746756.3
  • 童祎;高斐;陆立群;周瑾;李岳峰;郭宇锋;连晓娟;万相 - 南京邮电大学
  • 2019-08-13 - 2019-11-12 - H01L45/00
  • 本发明揭示了一种具有类脑特性的忆阻器件及其制备方法,该忆阻器件设置于衬底上,该忆阻器件包括保护层、上导电电极、中间功能层、下导电电极,保护层与所述上导电电极的形状、尺寸一一匹配,所述中间功能层、下导电电极与所述衬底的形状、尺寸一一匹配;所述中间功能层为二元氧化物,所述保护层为惰性材料,所述上导电电极通过掩膜板的开孔溅射在所述中间功能层的顶部,所述下导电电极的顶部、底部分别与所述中间功能层、衬底相触接。该忆阻器件的导电性和稳定性佳,具有类似人脑选择性记忆的特性,具有广阔的应用前景。本发明忆阻器件的制备方法简便、高效,成本低,适合在产业上推广使用。
  • 基于掺银氮氧化硅和氧化铝的忆阻突触器件及制备方法-201910795348.7
  • 李伟;伊海;袁余涵;赵昕;刘诚;李东阳;顾德恩 - 电子科技大学
  • 2019-08-27 - 2019-11-12 - H01L45/00
  • 本发明提供一种基于掺银氮氧化硅和氧化铝的忆阻突触器件及制备方法,包括从上至下依次设置的上电极、第一阻变层、第二阻变层、下电极;所述忆阻突触器件第二阻变层作为金属离子阻挡层插入在第一阻变层与下电极之间;所述基于掺银氮氧化硅和氧化铝的忆阻突触器件的制备方法包括如下步骤:(1)准备p型重掺杂单晶抛光硅片,并进行清洗和干燥处理;(2)采用磁控溅射方法在p型重掺杂单晶硅片上制备第二阻变层;(3)采用反应磁控共溅射方法在第二阻变层上制备第一阻变层;(4)采用直流磁控溅射方法在第一阻变层上制备上电极。
  • 基于SiOx:Ag/AlOx双阻变层的忆阻突触器件及方法-201910799379.X
  • 李伟;田伟;赵昕;刘诚;袁余涵;李东阳;蒋亚东 - 电子科技大学
  • 2019-08-27 - 2019-11-12 - H01L45/00
  • 本发明提供一种基于SiOx:Ag/AlOx双阻变层的忆阻突触器件及制备方法,包括从上至下依次设置的上电极、第一阻变层、第二阻变层、下电极;所述忆阻突触器件第二阻变层作为金属离子阻挡层插入在第一阻变层与下电极之间;所述忆阻突触器件的制备方法包括如下步骤:(1)准备p型重掺杂单晶抛光硅片,并进行清洗和干燥处理;(2)采用磁控溅射方法在p型重掺杂单晶硅片上制备第二阻变层;(3)采用反应磁控共溅射方法在第二阻变层上制备第一阻变层;(4)采用直流磁控溅射方法在第一阻变层上制备上电极。
  • 一种基于电极铪(Hf)掺杂的低功耗阻变存储器及其制备方法-201710579514.0
  • 叶葱;夏晴;何品;张儒林 - 湖北大学
  • 2017-07-17 - 2019-11-12 - H01L45/00
  • 本发明公开一种基于电极铪掺杂的低功耗阻变存储器及其制备方法,所述存储器依次由硅衬底、底电极、阻变层和顶电极组成的叠层结构,其中底电极为氮化钛,厚度为50~300nm,阻变层为氧化锆,厚度为10~50nm,顶电极为铪掺杂氧化铟锡,厚度为100~300nm;铪掺杂含量为10%~30%;顶电极也可以是铪掺杂FTO、ZTO导电金属化合物。其制备方法是通过磁控溅射技术分别溅射制备各层薄膜。本发明的优点是:制备简单、易于操作,通过在ITO电极中掺杂Hf元素,可有效降低了操作电流和操作电压,降低器件的功耗至纳瓦级别;在操作过程中不需要限制电流,且具有良好的耐久性。具有较好的发展潜力和应用价值。
  • 高密度电阻性随机存取存储器(RRAM)-201511021531.X
  • 柳青;J·H·张 - 意法半导体公司
  • 2015-12-30 - 2019-11-08 - H01L45/00
  • 一种电阻性随机存取存储器(RRAM)结构形成于支撑衬底上并且包括第一电极和第二电极。该第一电极是由在该支撑衬底上的硅化物化的鳍以及覆盖该硅化物化的鳍的第一金属内衬层制成的。具有可配置的电阻性质的电介质材料层覆盖该第一金属内衬层的至少一部分。该第二电极是由覆盖该电介质材料层的第二金属内衬层以及与该第二金属内衬层相接触的金属填充物制成的。非易失性存储器单元包括电连接于存取晶体管与位线之间的RRAM结构。
  • 一种阻变存储器的制造方法和阻变存储器-201710552498.6
  • 龙世兵;张美芸;许晓欣;刘琦;吕杭炳;刘明 - 中国科学院微电子研究所
  • 2017-07-07 - 2019-11-08 - H01L45/00
  • 本发明公开了一种阻变存储器的制造方法和阻变存储器,包括:提供第一衬底,并刻蚀出孔洞,沿第一衬底刻蚀有孔洞的表面往内的方向,孔洞的尺寸递减;沉积第一金属薄膜,第一金属薄膜为活性金属薄膜;在所述第一金属薄膜上生长环氧层和设置第二衬底;分离所述第一衬底和所述第一金属薄膜,其中,所述第一金属薄膜上形成有与所述孔洞对应的锥状结构;在所述第一金属薄膜上依次沉积氧化物阻变层材料和第二金属薄膜,以所述第一金属薄膜作为所述存储器的下电极,以所述第二金属薄膜作为所述存储器的上电极。本发明提供的方法,用以解决现有技术中阻变存储器存在的功耗高的技术问题。实现了降低阻变存储器工作电压和功耗的技术效果。
  • 一种钙钛矿氧化物薄膜器件及其制备方法和应用-201910731202.6
  • 王伦权;李文华;唐新桂 - 广东工业大学
  • 2019-08-08 - 2019-11-05 - H01L45/00
  • 本申请涉及电子设备的技术领域,特别涉及一种钙钛矿氧化物薄膜器件及其制备方法和应用。本申请提供了一种钙钛矿氧化物薄膜器件,包括:基底层、底电极层、PbZrO3层、第一顶电极和第二顶电极;所述底电极层设置在所述基底层的表面;所述PbZrO3层设置在所述底电极层背离所述基底层一侧的表面;所述第一顶电极设置在所述PbZrO3层背离所述底电极层一侧的表面;所述第二顶电极设置在所述底电极层背离所述基底层一侧的表面。本申请的目的在于提供一种阻变开关比高的钙钛矿氧化物薄膜器件,以提高其应用范围。
  • 一种基于光电耦合忆阻器的人工突触器件及其调制方法-201710164794.9
  • 李祎;段念;陈佳;周亚雄;缪向水 - 华中科技大学
  • 2017-03-20 - 2019-11-05 - H01L45/00
  • 本发明公开了一种基于光电耦合忆阻器的人工突触器件及其调制方法,该人工突触器件包括上电极、下电极以及位于上、下电极之间的功能材料层,上电极、功能层材料及下电极共同形成三明治结构;其中,功能材料层由具有光电导效应的材料制成,下电极为透明导电电极;电信号通过上电极、下电极输入,光信号则通过透明导电电极输入;本发明提供的这种人工突触器件在电信号之外引入光作为另一端调控信号,将二端人工突触器件的调控端扩至三端;添加的这一端使得人工突触器件可在外界光学激励信号下发生阻值变化,通过对光学激励信号强度、频率及光脉冲时间的选择调控,能够将该人工突触器件配置到相应的多个阻态,相应实现多种突触可塑性功能。
  • 基于SiOx:Ag/TiOx双阻变层的忆阻突触器件及方法-201910796689.6
  • 李伟;袁余涵;赵昕;刘诚;田伟;李东阳;蒋亚东 - 电子科技大学
  • 2019-08-27 - 2019-11-01 - H01L45/00
  • 本发明提供一种基于SiOx:Ag/TiOx双阻变层的忆阻突触器件及制备方法,包括从上至下依次设置的上电极、第一阻变层、第二阻变层、下电极;所述忆阻突触器件第二阻变层作为金属离子阻挡层插入在第一阻变层与下电极之间;所述忆阻突触器件的制备方法包括如下步骤:(1)准备p型重掺杂单晶抛光硅片,并进行清洗和干燥处理;(2)采用磁控溅射方法在p型重掺杂单晶硅片上制备第二阻变层;(3)采用反应磁控共溅射方法在第二阻变层上制备第一阻变层;(4)采用直流磁控溅射方法在第一阻变层上制备上电极。
  • 一种可控自毁阻变存储器阵列的实现方法-201810250007.7
  • 彭沛;李慕禅;王紫东;田仲政;宋建宏;任黎明;傅云义 - 北京大学
  • 2018-03-26 - 2019-11-01 - H01L45/00
  • 本发明提出了一种可控自毁阻变存储器阵列的实现方法,该阻变存储器阵列中的阻变存储单元具有自整流特性,可以克服交叉存储阵列的漏电流,使得该阻变存储器可以方便构建交叉存储阵列;同时阻变存储器单元的自建整流二极管可以通过电脉冲可控消除,可以实现破坏储阵列正常读写的功能,使得构建的阻变存储阵列具有可控自毁的特性,在敏感数据存储领域具有应用价值。本发明具有自整流和自整流消除特性,在微纳电子学,数据存储等领域具有应用前景。
  • 半导体器件及形成半导体器件的方法-201910306629.1
  • 李炅奂;姜昌锡;金容锡;金森宏治;金熙中;林浚熙 - 三星电子株式会社
  • 2019-04-16 - 2019-10-29 - H01L45/00
  • 提供一种半导体器件及形成半导体器件的方法。半导体器件的一个例子包括:交替重复设置在半导体衬底上的层间绝缘层和水平结构;在半导体衬底上在与半导体衬底的上表面垂直的方向上延伸且在与半导体衬底的上表面平行的第一水平方向上延伸的分离结构;以及设置在分离结构之间的竖直结构。每个水平结构包括多个半导体区域,每一个水平结构的多个半导体区域包括在远离对应竖直结构的侧表面的方向上顺序地布置并且具有不同导电类型的第一半导体区域以及第二半导体区域。
  • 一种基于熔洞状分级多孔氧化物忆阻器-201910510270.X
  • 黄安平;高勤;胡琪 - 北京航空航天大学
  • 2019-06-13 - 2019-10-25 - H01L45/00
  • 本发明一种基于熔洞状分级多孔氧化物忆阻器,其基本结构由下至上依次包括底电极层、氧化物层、顶电极层;其特征在于:所述氧化物层的功能是作为阻变功能层,包括第一氧化物层和第二氧化物层两层,第二氧化物层靠近底电极层一侧;所述的第二层氧化物层为多孔结构,为类熔洞分级多孔结构,且该多孔结构的多孔通道相互连通,在电场作用下可调控金属离子的输运;撤去外电场时,可存储金属离子。该氧化物忆阻器具有稳定,多阻态,低能耗的忆阻特性,为忆阻器忆阻机理的探究提供了新的路径,可提升忆阻器的电学性能,在人工突触的模拟方面表现出良好的特性,为神经形态计算提供了很大的应用前景。
  • 一种油酸钝化有机无机杂化钙钛矿阻变存储器及制备方法-201710691211.8
  • 王浩;蔡恒梅;马国坤;何玉立 - 湖北大学
  • 2017-08-14 - 2019-10-25 - H01L45/00
  • 本发明提供了一种油酸钝化有机无机杂化钙钛矿阻变存储器及其制备方法,它的结构从下至上依次为底电极、阻变层、油酸钝化层和顶电极。FTO作为底电极,CH3NH3PbI3薄膜作为阻变层,Pt、Au、W作为顶电极,在阻变层和顶电极之间设置了油酸钝化层和顶电极。CH3NH3PbI3薄膜采用溶液化学方法制备,顶电极采用磁控溅射沉积法制备,油酸钝化层是将油酸涂布在CH3NH3PbI3薄膜上形成的。本发明利用油酸在CH3NH3PbI3薄膜表面钝化,阻断CH3NH3PbI3薄膜与空气中的水和氧气的接触,克服了CH3NH3PbI3薄膜在潮湿的空气中易分解的毛病,提高器件的稳定性,同时降低了电子在阻变层的迁移率,增大存储窗口。
  • 包括电阻存储层的半导体器件及制造其的方法-201510994203.1
  • 金奎显;金大原;李秉起;曹汉宇 - 爱思开海力士有限公司
  • 2015-12-25 - 2019-10-25 - H01L45/00
  • 一种半导体器件制造方法,包括:在电阻存储层上顺序地形成界面导电层和刻蚀停止层;在刻蚀停止层上形成主导电层;通过图案化主导电层来暴露刻蚀停止层的一部分;通过图案化刻蚀停止层的所述一部分来暴露界面导电层的一部分;通过图案化界面导电层的所述一部分来形成上电极结构;清洗上电极结构的表面以及电阻存储层的暴露表面;以及使用上电极结构作为刻蚀掩膜来图案化电阻存储层。
  • 一种具有普适性的非易失性一次写入多次读取存储器及其制备方法-201710483443.4
  • 刘举庆;陈洁;黄维 - 南京工业大学
  • 2017-06-22 - 2019-10-25 - H01L45/00
  • 本发明公开了一种具有普适性的非易失性一次写入多次读取存储器及其制备方法,属于阻变存储领域。一种具有普适性的非易失性一次写入多次读取存储器,包括衬底,衬底之上依次为底电极、存储介质层、顶电极,所述的存储介质层是纯绝缘性聚合物层,并公开了其制备方法。本发明采用的原料易得,成本低廉,制备出的存储器呈现非易失性一次写入多次读取存储特性,具有写入电压低、开关比高、误读率低、稳定性高的优点。
  • 一种触觉存储电子器件及电子设备-201810319746.7
  • 董桂芳;郭航 - 清华大学
  • 2018-04-11 - 2019-10-22 - H01L45/00
  • 本发明提供了一种触觉存储电子器件及电子设备,其中,该触觉存储电子器件包括:基底、电极、半导体层、绝缘存储层和摩擦传感层;电极,设置在基底上,电极包括至少两个;半导体层,设置在基底上,连接电极;绝缘存储层,设置在半导体层上;摩擦传感层,设置在绝缘存储层上。该触觉存储电子器件的电极之间通过半导体层进行连接,接触面积大、可靠性高;电子器件的绝缘存储层和摩擦传感层直接接触,用于探测触觉信号,并且器件结构简单、制作方便,易于集成。
  • 基于层状α-MoO3纳米片的夹层结构及其制备方法-201910604069.8
  • 何军;王俊俊;王峰 - 国家纳米科学中心
  • 2019-07-05 - 2019-10-22 - H01L45/00
  • 本发明提供一种基于层状α‑MoO3纳米片的夹层结构及其制备方法,所述夹层结构包括层状α‑MoO3纳米片、顶电极和底电极,其中层状α‑MoO3纳米片为夹芯层,顶电极和底电极分别位于层状α‑MoO3纳米片的上下两侧;层状α‑MoO3纳米片、顶电极和底电极有重叠的区域,且顶电极和底电极不直接接触。本发明用宽带隙的二维结构的α‑MoO3纳米片作为阻变开关活性层,并与顶电极和底电极构成夹层结构,使该结构化学性质稳定,将其用于阻变存储器件中,表现出超大的存储窗口和稳定的耐受性。本发明的制备方法具有成本低、工艺简单、合成速度快等优点。
  • 并入包含碳的金属线的结构及形成包含碳的金属线的方法-201680007436.0
  • 安德烈亚·戈蒂;丹尼尔·F·吉利;因诺琴佐·托尔托雷利;恩里科·瓦雷西 - 美光科技公司
  • 2016-01-07 - 2019-10-22 - H01L45/00
  • 所揭示的技术大体上涉及集成电路,且更特定来说涉及并入例如用于存储器阵列的导电线的包含钨及碳的金属线的结构及形成例如用于存储器阵列的导电线的包含钨及碳的金属线的方法。在一个方面中,存储器装置包括在第一方向上延伸的下导电线及在第二方向上延伸且与所述下导电线交叉的上导电线,其中所述上及下导电线中的至少一者包括钨及碳。所述存储器装置另外包括插置于所述上与下导电线之间的相交点处的存储器单元堆叠。所述存储器单元堆叠包含在所述下导电线上方的第一有源元件及在所述第一有源元件上方的第二有源元件,其中所述第一及第二有源元件中的一者包括存储元件,且所述第一及第二有源元件的另一者包括选择器元件。所述存储器单元堆叠进一步包含插置于所述上及下导电线中的所述至少一者与所述第一及第二有源元件的较接近者之间的电极。
  • 一种相变存储器及其制作方法-201910610965.5
  • 宋志棠;宋三年 - 中国科学院上海微系统与信息技术研究所
  • 2019-07-08 - 2019-10-15 - H01L45/00
  • 本发明提供一种相变存储器及其制作方法,该相变存储器包括衬底、多个相变存储器单元及隔离材料层,其中,多个相变存储器单元分立设置于衬底上,自下而上依次包括第一电极材料层、第一过渡材料层、阈值选通管材料层、第二过渡材料层、第二电极材料层、第三过渡材料层、相变材料层、第四过渡材料层及第三电极材料层;隔离材料层位于衬底上,并包围相变存储器单元的侧面,各个相变存储器单元之间通过隔离材料层相互隔离。本发明的相变存储器中,相变材料与OTS材料被隔离材料限制在同一个空间中,过渡材料层位于相变材料与电极材料之间、相变材料与OTS材料之间、OTS材料与电极材料之间,使得相变存储器具有高密度、高速、低功耗和长寿命的特点。
  • 相变化记忆体-201920323385.3
  • 赖徵奋;蔡尚修;张明丰 - 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司
  • 2019-03-14 - 2019-10-15 - H01L45/00
  • 一种相变化记忆体,包括下电极、第一介电层、加热器、第二介电层、相变化层、以及上电极。第一介电层具有暴露出下电极的第一开口,其中第一介电层是通过使用一光罩进行图案化制程所形成。加热器设置于第一开口的侧壁上,并接触下电极。第二介电层具有暴露出加热器的第二开口,其中第二介电层是通过使用相同的光罩进行图案化制程所形成。相变化层设置于第二开口的侧壁上,并接触加热器。上电极设置于相变化层上。本实用新型的相变化记忆体的制造制程中,较容易控制加热器与相变化层之间的对准,从而降低制造成本及提升制造良率。
  • 存储单元及存储装置-201920476417.3
  • 廖昱程;刘峻志;李宜政 - 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司
  • 2019-04-10 - 2019-10-15 - H01L45/00
  • 本实用新型公开一种存储单元及包含此存储单元的存储装置。存储单元包括薄膜晶体管层、栅极导电层、第一加热器、第二加热器、相变层、以及介电层。薄膜晶体管层包含沟道层以及接触沟道层相对两侧的第一源极/漏极结构与第二源极/漏极结构。栅极导电层设置于栅极介电层的下方,用以控制沟道层的导通或关闭。第一加热器和第二加热器分别设置于第一源极/漏极结构及第二源极/漏极结构上。相变层设置于沟道层之上,并接触第一加热器及第二加热器。介电层设置于相变层之下,相变层通过介电层而与沟道层分开。本实用新型的存储单元的结构及制造处理较简化,并且包含此存储单元的存储装置的操作电压低,编程与读取速度快。
  • 半导体装置及其制造方法-201811251089.3
  • 金海光;林杏莲;江法伸 - 台湾积体电路制造股份有限公司
  • 2018-10-25 - 2019-10-11 - H01L45/00
  • 本揭露涉及一种半导体装置及其制造方法。本发明实施例涉及一种半导体装置,其包含底部电极、顶部电极、切换层及扩散阻障层。所述顶部电极在所述底部电极上方。所述切换层在所述底部电极与所述顶部电极之间,且经配置以存储数据。所述扩散阻障层在所述底部电极与所述切换层之间以阻碍所述切换层与所述底部电极之间的离子的扩散。
  • 一种电流预作用提升非晶碳忆阻器阻变可靠性的方法-201910508094.6
  • 赵晓宁;王中强;丁文涛;林亚;徐海阳;刘益春 - 东北师范大学
  • 2019-06-12 - 2019-10-11 - H01L45/00
  • 本发明公开了一种电流预作用提升非晶碳忆阻器阻变可靠性的方法,属于微电子器件领域。该方法预先利用微小电流作用于非晶碳忆阻器,能够诱导非晶碳内部sp2杂化团簇团聚,增强薄膜内部局域电场,进而降低非晶碳忆阻器初始形成电压、降低导电通道随机性,从而提升非晶碳忆阻器阻变可靠性。本发明提供了一种设备操作简便、CMOS工艺兼容的忆阻器性能优化方法,该方法能够有效降低非晶碳忆阻器件的形成电压,显著降低器件阻变参数波动,明显提升器件阻变耐受性,有利于突破忆阻器件集成应用技术壁垒,利于商业化推广实用。
  • 一种具有非易失性的频率可调微波器件-201711156793.6
  • 赵巍胜;魏家琦;张雨;曹凯华 - 北京航空航天大学
  • 2017-11-20 - 2019-10-11 - H01L45/00
  • 本发明涉及一种具有非易失性的频率可调微波器件,其核心单元从下到上可以是由底端电极,反铁磁金属混合层,第一铁磁金属,氧化物,第二铁磁金属,第一金属,阻变材料,第二金属及顶端电极共九层构成;还包含一系列电子元器件:T型偏置器、脉冲发生器、直流电压、低噪声功率放大器;该微波振荡器件通过Voff和V1、V2、V3……等一系列电压脉冲用于开关输出信号以及对微波输出频率进行调节。本发明既可以输出不同频率的微波信号,又可以存储频率信息,具有非易失性。本发明可以将存储于阻变存储单元中的信息通过STNO以微波的形式进行传输。可用于数据的存储及传送。
  • 电阻式存储器元件及其制作方法-201810232230.9
  • 曾柏皓;李峰旻 - 旺宏电子股份有限公司
  • 2018-03-20 - 2019-10-08 - H01L45/00
  • 一种电阻式存储器元件(resistive memory)包括:第一电极层、第一过渡金属氧化物层、第二过渡金属氧化物层以及第二电极层。其中,第一电极层包括钨(Tungsten,W)。第一过渡金属氧化物(transition metal oxides,TMO)层位于第一电极层上,且包括钛(Titanium,Ti)。第二过渡金属氧化物层,位于第一过渡金属氧化物层上,且包括硅(Silicon,Si)。第二电极层,位于第二过渡金属氧化物层上,且不包括钨。第一过渡金属氧化物层具有大于该第二过渡金属氧化物层的介电常数(dielectric constant)。
  • 基于SiOxNy的光读取神经突触器件及其制备方法-201711335085.9
  • 李伟;陈奕丞;李东阳;钟豪;顾德恩;蒋亚东 - 电子科技大学
  • 2017-12-14 - 2019-10-08 - H01L45/00
  • 本发明提供一种基于SiOxNy的光读取神经突触器件及其制备方法,包括表面等离子波导和忆阻器;表面等离子波导具有从上至下依次设置的第二金属层/SiNx介质层/第一金属层的垂直三层结构;忆阻器具有从上至下依次设置的上电极/第二阻变层/第一阻变层/下电极的垂直四层结构,所述忆阻器嵌入在表面等离子波导之中,所述第二阻变层和第一阻变层作为光信号传播通道,与表面等离子波导的SiNx介质层水平相连。本发明能实现神经突触权重的光读取,使得以光信号幅值和相位作为突触权重的光读取神经突触器件,具有以电阻作为突触权重的传统神经突触器件无法比拟的优势,而表面等离子波导能够使得光信号突破衍射极限进行传递,有利于器件尺寸进一步减小。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top