[发明专利]分离SOI器件中两种效应导致阈值电压漂移的方法

说明书

技术领域

本发明涉及半导体可靠性测试领域，主要针对SOI PMOSFET提出一种分别测出HCI与NBTI两种效应导致的阈值电压漂移的方法。

背景技术

从集成电路的发展来说，高性能和高可靠性是其发展的两个制高点。集成电路技术一方面朝着更大集成度和更高性价比的方向发展；另一方面，来自技术和市场的驱动要求可靠性不断提高，VLSI的可靠性研究日益受到人们的关注。集成电路的可靠性受到器件发展的不断影响，随着集成电路技术的不断进步，器件的特征尺寸不断减小和氧化层不断减薄，这就导致了器件内部电场和电流密度的不断增加，器件特性对缺陷的敏感度增加，使得诸多可靠性问题如热载流子效应(HCI)、负偏置不稳定性(NBTI)、栅氧经时击穿(TDDB)、电迁移(EM)等更加突出。

SOI是英文silicon on Insulator的缩写，指的是绝缘层上的硅。SOI CMOS器件具有功耗低、抗干扰能力强、集成密度高、速度高、工艺简单、抗辐射能力强，并彻底消除了体硅CMOS器件的寄生闩锁效应等优点。但是，由于SOI隐埋氧化层的低热导率，SOI器件存在自热效应，因此SOI器件可靠性研究比体硅复杂的多。

器件进入深亚微米阶段后，SOI器件的最坏应力偏置条件为V_G＝V_D，此时器件性能退化最严重。当SOI PMOSFET加HCI直流应力V_G＝V_D＝V_stress时，由于其隐埋氧化层热导率较差，器件沟道温度升高，则在栅电压的垂直电场下会引发NBTI效应，两者共同引起器件阈值电压漂移，导致器件性能退化。因此分离出两种可靠性效应不仅有助于理解HCI直流应力下器件的退化机制，也有利于更精确的预测器件寿命。

发明内容

本发明在于提供一种在SOI PMOSFET栅端和漏端同时加应力偏置下分离出HCI效应与NBTI效应对阈值电压漂移影响的方法。

本方法的技术方案如下：

一种HCI直流应力下SOI器件中两种可靠性效应导致阈值电压漂移量的分离方法，具体方案流程如图1所示：

1)在SOI PMOS器件A的栅端和漏端施加HCI直流应力V_G＝V_D＝V_stress，V_S＝0测出阈值电压的漂移量同时用栅电阻法提取出器件的自热温度ΔT_SH。

2)取与SOI PMOS器件A相同工艺及尺寸的SOI PMOS器件B加NBTI应力偏置V_G＝Vstress，V_D＝V_S＝0，应力温度T取器件A自热温度ΔT_SH，测出SOI PMOS器件B的阈值电压漂移量该阈值电压漂移量等于SOI PMOS器件A中HCI直流应力下NBTI效应所产生的阈值电压漂移量；

3)用SOI PMOS器件A测出的HCI直流应力下测出的阈值电压漂移量减去SOI PMOS器件B测出的NBTI阈值电压漂移量即可分离出HCI效应导致的阈值电压漂移量，计算公式4如下：

ΔVTH_HCIpure=ΔVTH_HCITSET-ΔVTH_NBTIpure---(4)]]>

其中，为分离出的HCI效应导致的阈值电压漂移量，为HCI直流应力下测试出的阈值电压漂移量，为NBTI效应造成的阈值电压的漂移量。