[发明专利]一种高速低功耗的CMOS全加器及其运算方法

权利要求书

1.一种高速低功耗的CMOS全加器，其特征在于，所述CMOS全加器包括：异或和同或产生电路（1）、进位输出电路（2）和求本位和电路（3）；

所述异或和同或产生电路（1）用于产生中间信号，包括：PMOS管Mp1，Mp2，Mp3和NMOS管Mn1，Mn2，Mn3共6个晶体管，所述中间信号包括异或信号P和同或信号

所述异或和同或产生电路（1）和所述进位输出电路（2）共同产生进位输出信号，其中所述进位输出电路（2）包括：第一PMOS通路和第一NMOS通路串联，再连接第一反相器产生进位输出信号；

所述异或和同或产生电路（1）、所述进位输出电路（2）和所述求本位和电路（3）共同产生所述CMOS全加器的本位和输出信号，其中所述求本位和电路（3）包括：第二PMOS通路和第二NMOS通路串联，再连接第二反相器产生本位和输出信号。

2.如权利要求1所述的CMOS全加器，其特征在于，所述进位输出电路（2）中的第一PMOS通路是由PMOS晶体管Mp4和PMOS晶体管Mp5串联，M1模块和PMOS晶体管Mp7串联，两支PMOS的输出再进行并联得到，其中所述M1模块包括所述同或信号控制的PMOS晶体管Mp6。

3.如权利要求1所述的CMOS全加器，其特征在于，所述进位输出电路（2）中的第一NMOS通路是由NMOS晶体管Mn4和NMOS晶体管Mn5串联，NMOS晶体管Mn6和M2模块串联，两支NMOS的输出再并联得到，其中所述M2模块包括所述异或信号P控制的NMOS晶体管Mn7。

4.如权利要求1所述的CMOS全加器，其特征在于，所述求本位和电路（3）中的第二PMOS通路是由M3模块和PMOS晶体管Mp9串联，M5模块和PMOS晶体管Mp11串联，两支PMOS输出再并联得到，其中所述M3模块包括所述同或信号控制的PMOS晶体管Mp8，所述M5模块包括所述异或信号P控制的PMOS晶体管Mp10。

5.如权利要求1所述的CMOS全加器，其特征在于，所述求本位和电路（3）中的第二NMOS通路是由NMOS晶体管Mn8和M4模块串联，NMOS晶体管Mn10和M6模块串联，两支NMOS输出再并联得到，其中所述M4模块包括所述异或信号P控制的NMOS晶体管Mn9，所述M6模块包括所述同或信号控制的NMOS晶体管Mn11。

6.一种利用权利要求1-5任一项所述CMOS全加器的运算方法，其特征在于，所述方法包括以下步骤：

S1、输入信号A和信号B，所述异或和同或产生电路（1）产生所述信号A和所述信号B的异或信号P和同或信号

S2、所述进位输出电路（2）计算得到进位输出信号Co；

S3、所述求本位和电路（3）计算得到所述本位和输出信号S。

7.如权利要求6所述的运算方法，其特征在于，所述步骤S2中计算进位输出信号时和所述步骤S3中计算所述本位和输出信号，还包括之前的计算结果经过反相器的进行取反。