[发明专利]浅沟槽隔离结构的制作方法

说明书

技术领域

本发明涉及半导体集成电路及其制造领域，特别涉及一种浅沟槽隔离结构的制作方法。

背景技术

近年来，随着半导体集成电路制造技术的发展，芯片中所含元件的数量不断增加，元件的尺寸也因集成度的提升而不断地缩小。然而，无论元件尺寸如何缩小化，在芯片中各个元件之间仍必须有适当得绝缘或隔离，才能得到良好的元件性质。这方面的技术一般称为元件隔离技术（Device Isolation Technology），其主要目的是在各元件之间形成隔离物，并且在确保良好隔离效果的情况下，尽量缩小隔离物的区域，以空出更多的芯片面积来容纳更多的元件。

在各种元件隔离技术中，局部硅氧化方法（LOCOOS）和浅沟槽隔离结构（Shallow Trench,STI）制造过程是最常被采用的两种技术，尤其后者具有隔离区域小和完成后仍保持基本平坦性等优点，更是近年来颇受重视的半导体制造技术。浅沟道隔离区是0.25um以下半导体技术采用的通用隔离方法，这种隔离的优点是隔离效果好，而且占用面积小。

传统的形成浅沟槽隔离结构的制作方法包括：参考图1a，在硅衬底100上覆盖一层氧化硅垫层101和氮化硅层102；参考图1b，光刻后干法刻蚀，在氮化硅层102、氧化硅垫层101以及硅衬底100中形成浅沟槽图形103（大面积图形区）与104（高密度图形区）；参考图1c，沉积氧化层与二氧化硅层105，填充浅沟槽图形103与104并作退火处理；参考图1d，通过化学机械研磨工艺去除氧化层与二氧化硅层105，停留在氮化硅层103上，研磨使用高选择比研磨液；参考图1e，湿法刻蚀去除自然氧化层及氮化硅层103，形成浅沟槽隔离结构。

传统的制作方法采用比较昂贵的高选择比研磨液来研磨二氧化硅层做平坦化处理，成本比较高，并且研磨到氮化硅表面后必须加上适量的过度研磨来保证氮化硅表面无氧化硅残留，从而导致大面积图形区103的氧化硅表面产生凹陷（Dishing），高密度图形区104的氧化硅产生侵蚀（Erosion）现象，削弱了平坦化效果，最终降低浅沟槽隔离器件的隔离作用。

发明内容

本发明的目的在于提供一种浅沟槽隔离结构的制作方法，解决传统工艺中化学机械研磨产生的凹陷与侵蚀对平坦化的影响，保证浅沟槽隔离结构的隔离作用，同时能大幅降低化学机械研磨工艺的研磨液使用成本。

本发明的技术方案是一种浅沟槽隔离结构的制作方法，包括以下步骤：

提供一半导体衬底，并在所述半导体衬底上依次覆盖氧化层和氮化层；

进行曝光与刻蚀工艺，形成浅沟槽图形；

沉积隔离层，所述隔离层填满所述浅沟槽图形；

对所述隔离层实施平坦化处理，平坦化处理后留下部分隔离层；

干法刻蚀去除剩余隔离层

湿法刻蚀去除所述氮化层。

进一步的，所述氧化层为氧化硅和氮氧化硅中的一种或其组合，所述氮化层为氮化硅和氮氧化硅中的一种或其组合。

进一步的，所述隔离层的材质为氧化硅。

进一步的，对所述隔离层实施平坦化处理采用化学机械研磨法。

进一步的，所述化学机械研磨使用碱性二氧化硅作为研磨液。

进一步的，对所述隔离层实施平坦化之后，所述氮化层上剩余的隔离层厚度为50埃～1000埃。

进一步的，所述干法刻蚀的刻蚀气体包括CF₄和CHF₃。

进一步的，所述CF₄的流量速率范围包括15sccm～25sccm；所述CHF₃的流量速率范围包括35sccm～45sccm。

进一步的，采用磷酸溶液去除所述氮化层。

进一步的，所述磷酸溶液中磷酸的质量百分比为80%～90%，所述磷酸溶液的蚀刻率为

现有技术相比，本发明具有以下优点：

1、平坦化处理只需要去除部分隔离层未接触到氮化层，相比于现有技术，不需要使用昂贵的高选择比研磨液，普通研磨液即可达到平坦化效果，大幅降低了平坦化过程中研磨液的使用成本；

2、采用干法刻蚀去除氮化层上剩余的隔离层，解决了传统工艺中化学机械研磨到氮化层界面产生的凹陷和侵蚀，提高了平坦化效果，保证浅沟槽隔离结构具有较好的隔离效果。

附图说明

图1a～1e为现有技术中浅沟槽隔离结构制作过程的结构示意图。

图2为本发明一实施例中浅沟槽隔离结构的制作过程流程图。