[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及一种半导体器件制造方法，特别是涉及一种鳍片场效应晶体管的制造方法。

背景技术

为了延续摩尔定律，要求器件的特征尺寸不断的减小，但是随着器件特征尺寸的不断减小产生的短沟道效应等效应越来越明显，严重影响器件的性能。在同样的特征尺寸下，鳍栅场效应晶体管（FinFET）比常规平面器件沟道长度大大增加同时短沟道效应等能够得到较好的改善，所以FinFET被认为是未来集成电路工艺发展的主流方向。

FinFET与平面器件主要不同在于它的沟道为三维的，这就导致某些平面器件中所用的工艺应用在FinFET中时会存在一定的问题。特别地，作为平面互补金属氧化物半导体（CMOS）器件中常用的且非常成熟的工艺之一的侧墙技术，应用到FinFET中会存在一定的困难。

具体地，在常规的FINFET工艺中，形成栅极间隔墙（spacer）时通常在鳍片（fin）会产生残留，因此在FinFET工艺中会采取过刻（over-etch）等工艺完全去除残留在fin上的侧墙材料（通常为氮化硅或氧化硅；因为FinFET中通常在源漏（S/D）区采用选择性外延工艺，以降低源漏区电阻以及便于后续的接触（contact，只在暴露的硅上生长锗硅，而在氧化硅氮化硅等材料上不生长锗硅））。在常规工艺中，如果fin上残留有spacer，则导致部分残留氮化硅的区域不能够外延上锗硅，增大了器件的电阻。如果采用过刻将残留在fin上的氮化硅全部刻除，则可能会导致fin的结构被破坏，同时由于过刻过程中导致栅极（gate）上的硬掩膜顶部或者侧面被刻蚀掉，导致在多晶硅或非晶硅暴露出来的地方也会生长锗硅，导致器件形成的劣化。

发明内容

由上所述，本发明的目的在于克服上述技术困难，提出一种新的半导体器件制造方法，能无需形成侧墙并且仍能有效防止源漏外延在栅极上发生，从而有利于提高器件精细度以及可靠性。

为此，本发明提供了一种半导体器件制造方法，包括：在衬底上形成鳍片结构；在鳍片结构上形成介质材料构成的假栅极层；刻蚀假栅极层形成假栅极堆叠结构。

其中，在衬底上形成鳍片结构的步骤进一步包括：刻蚀衬底，形成沿第一方向延伸的多个鳍片结构以及鳍片结构之间的沟槽；在沟槽中填充绝缘材料形成浅沟槽隔离。

其中，在形成假栅极层之前，还包括在鳍片结构上形成介质材料构成的假栅极衬层。

其中，假栅极层和/或假栅极衬层的材料选自氧化硅、氮化硅、氮氧化硅、非晶碳、高k材料及其组合。

其中，高k材料包括但不限于：氮化物，包括SiN、AlN、TiN；金属氧化物，包括MgO、Al₂O₃、Ta₂O₅、TiO₂、ZnO、ZrO₂、HfO₂、CeO₂、Y₂O₃、La₂O₃；氮氧化物，包括HfSiON；钙钛矿相氧化物，包括PbZr_xTi_1-xO₃（PZT）、Ba_xSr_1-xTiO₃（BST）；以及上述材料的组合。其中，假栅极层的厚度为其中，假栅极衬层的厚度为

其中，形成假栅极堆叠结构之后，进一步包括：以假栅极堆叠结构为掩模，离子注入或者外延生长形成源漏区。

其中，离子注入或者外延生长形成源漏区之前还包括：进行LDD/Halo注入；在假栅极堆叠结构两侧形成侧墙，以侧墙为掩模执行离子注入形成源漏区。

其中，形成源漏区之后，进一步包括：在器件上形成层间介质层；刻蚀去除假栅极堆叠结构，留下栅极沟槽；在栅极沟槽中形成栅极堆叠结构。

其中，层间介质层的材料不同于假栅极层的材料。

其中，源漏区的材料选自Si∶H、Si∶C、SiGe、SiGe∶C、SiGeSn及其组合。

其中，源漏沟槽具有朝向沟道区的向内突出部分。

其中，假栅极衬层的材料不同于假栅极层的材料。

其中，采用dHF、dBOE湿法腐蚀去除氧化硅材质的假栅极层和/或假栅极衬层；采用热磷酸湿法腐蚀去除氮化硅材质的假栅极层和/或假栅极衬层；采用氧等离子体干法刻蚀去除非晶碳材质的假栅极层和/或假栅极衬层。