[发明专利]自对准双构图方法及NAND闪存的金属互连结构

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种自对准双构图方法及NAND闪存的金属互连结构。

背景技术

目前，随着大规模集成电路制造的不断发展，行业内越来越希望形成高集成度的半导体器件。该高集成度的半导体器件，例如NAND闪存等包括大量精细的图案，例如金属互连图案，这些图案是通过光刻、刻蚀工序将掩膜板图案转移至半导体层上形成的。光刻的工序一般为：将光刻胶（PR）涂覆在需图案化的目标层上，然后，执行曝光工序改变部分区域的光刻胶的溶解度，之后执行显影工序形成暴露出目标层的光刻胶图案，上述工序完成了将掩膜板图案转移至光刻胶上。以该光刻胶图案为掩膜进行刻蚀工序以将光刻胶图案转移至半导体层上。然而，曝光工序中由于衍射现象的存在，不可能无限制地提高关键尺寸，成为集成度进一步提高的瓶颈。

为了解决上述问题，行业内出现了自对准双构图方法（Self-aligned Double Patterning，SaDP）。一般来说，双构图包括采用两套掩膜板，即曝光-刻蚀-曝光-刻蚀（Litho-Etch-Litho-Etch）的双构图方案，或采用一套掩膜板，以该掩膜板形成的图案的侧墙（spacer）为掩膜进行刻蚀的基于侧墙进行双构图的方案。

更多双重图形化工艺请参考公开号为US2007/0148968A1的美国专利文献。

然而，上述采用两套掩膜板的工艺较为复杂，采用一套掩膜板工艺相对简单，然而容易出现图案转移不精准，造成双构图的图案关键尺寸（Critical Dimension，CD）不一致及关键尺寸均匀性（Critical Dimension Uniformity，CDU）较差的问题。采用上述双构图方法制作的NAND闪存的金属互连结构也会出现电连接性能较差问题。

有鉴于此，本发明提出一种新的自对准双构图方法及NAND闪存的金属互连结构，以解决上述问题。

发明内容

本发明实现的目的是提出一种新的自对准双构图方法，其工艺简单，同时可以避免现有的双构图工艺的图案关键尺寸不一致及关键尺寸均匀性较差问题，采用上述双构图方法制作NAND闪存的金属互连结构也能提高其电连接性能。

为实现上述目的，本发明提供了一种自对准双构图方法，包括：

提供待刻蚀层，在所述待刻蚀层上形成具有一组沟槽的含硅抗反射层；

在所述含硅抗反射层上形成厚度一致的覆盖层；

回蚀所述覆盖层形成侧墙；

去除所述含硅抗反射层，保留其周围的侧墙，所述含硅抗反射层采用含氢氧化烷基铵的溶液去除；

以所述侧墙为掩膜，刻蚀所述待刻蚀层形成双构图的图案。

可选地，所述含硅抗反射层内的沟槽采用光刻、刻蚀法形成。

可选地，所述待刻蚀层为多晶硅、金属或二氧化硅。

可选地，所述覆盖层的材质为二氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅或上述至少两种材料的组合。

可选地，所述覆盖层采用原子层沉积法形成。

可选地，所述待刻蚀层还包括硬掩膜层。

可选地，所述硬掩膜层的材质为氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化钛、氮化铝、氮化铜或上述至少两种材料的组合。

可选地，所述含硅抗反射层采用旋涂法形成。

可选地，所述含硅抗反射层在旋涂后，在50℃～400℃下烘烤。

可选地，采用含氢氧化烷基铵的溶液去除所述含硅抗反射在50℃～300℃下进行。

基于上述的自对准双构图方法，本发明还提供了一种采用该方法形成的NAND闪存的金属互连结构。

与现有技术相比，本发明具有以下优点：1）本发明提出首先在待刻蚀层上形成具有一组沟槽的含硅抗反射层，该具有一组沟槽的含硅抗反射层作为双构图工艺中的核；然后在该核上覆盖一层厚度均等的覆盖层，并对其回蚀以在该核周围形成侧墙；接着去除该核，保留其周围的侧墙；相对于核图案的密度，该侧墙图案的密度实现了加倍，以该侧墙为掩膜刻蚀待刻蚀层形成的图案也实现了密度加倍的目的。上述制作方法中，为避免对核的去除过程中造成去除不干净，及其导致的残留物影响图案转移精度问题，本发明中，含硅抗反射层采用含氢氧化烷基铵的溶液去除，上述过程利用了含氢氧化烷基铵的溶液对含硅抗反射层的去除效果较佳。

2）可选方案中，所述含硅抗反射层与底部抗反射层（BARC）材料性质类似，采用旋涂法形成。

3）可选方案中，针对2）可选方案，为提高含硅抗反射层的硬度，在旋涂后，对其进行烘烤，烘烤的温度优选50℃～400℃。