[发明专利]NMOS晶体管及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种NMOS晶体管及其形成方法。

背景技术

随着半导体器件沟道长度的缩小，为了获得所需的驱动电流并抑制短沟道效应，通常采用更高浓度掺杂的半导体衬底和源/漏极，从而在源/漏极的耗尽区域产生高电场。当高压输入/输出器件在饱和电流状态下运行时，反型层电荷在沟道表面横向电场的作用下被加速并与晶格发生碰撞电离，会产生大量热载流子（电子空穴对）。热电子和热空穴能够越过界面势垒向栅介质层发射，形成热载流子注入效应（Hot-Carrier Injection，HCI）。进入栅介质层的热载流子具有以下影响：或者穿透氧化层、或者造成随时间而增加的界面态、或者造成载流子陷阱；同时，热电子或热空穴还可以受结电场的作用而进入衬底，形成衬底漏电流，热载流子引起的上述结果会严重影响器件工作特性及可靠性。

当前，业界为改善NMOS晶体管的HCI问题，通常采用LDD（Lightly Doped Drain，浅掺杂漏注入）离子注入进行优化，利用减小LDD离子注入的剂量和增大LDD注入能量，获得较深的LDD结，减小横向电场强度，从而减弱热载流子注入问题。

请参考图1～图3为现有采用LDD技术形成NMOS晶体管的剖面结构示意图。

首先，请参考图1，提供半导体衬底100，所述半导体衬底100上形成有栅极结构101，所述栅极结构101的两侧侧壁形成有偏移侧墙102。

所述栅极结构101包括位于半导体衬底100上的栅介质层（图中未示出）和位于栅介质层上的栅电极。

所述半导体衬底100内还形成有浅沟槽隔离结构103，用于隔离相邻的有源区。

接着，请参考图2，以所述栅极结构101和偏移侧墙102为掩膜，对栅极结构101和偏移侧墙10两侧的半导体衬底100进行浅掺杂离子（LDD）注入，在半导体衬底100内形成浅掺杂源/漏区104。浅掺杂离子注入的杂质离子为N型。

然后，请参考图3，在所述偏移侧墙102的表面形成主侧墙105；以所述栅极结构101和主侧墙105为掩膜，对半导体衬底100进行离子注入，在半导体衬底100中形成深掺杂源/漏区106，所述深掺杂源/漏区106的深度大于浅掺杂源/漏区104的深度。深掺杂源/漏区106和浅掺杂源/漏区104构成NMOS晶体管的源/漏区。

但是上述NMOS晶体管中形成浅掺杂区对改善热载流子注入效应仍比较有限。

在专利号为6121091的美国专利还可以发现更多与上述技术方案相关的信息。

发明内容

本发明解决的问题是改善NMOS晶体管的热载流子注入效应。

为解决上述问题，本发明技术方案提供了一种NMOS晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成栅极结构，所述栅极结构包括位于半导体衬底上的栅介质层和位于栅介质层上的栅极；在所述栅极结构的两侧侧壁形成偏移侧墙；以所述栅极结构和偏移侧墙为掩膜，对所述栅极结构和偏移侧墙两侧的半导体衬底进行第一离子注入，在半导体衬底内形成N型浅掺杂源/漏区；以所述栅极结构和偏移侧墙为掩膜，对所述栅极结构和偏移侧墙两侧的半导体衬底进行第二离子注入，在半导体衬底内形成反型掺杂区，反型掺杂区的掺杂类型为P型，反型掺杂区的深度小于N型浅掺杂源/漏区的深度，且被N型浅掺杂源/漏区包围；在所述偏移侧墙表面形成主侧墙；以所述栅极结构和主侧墙为掩膜，对所述栅极结构和主侧墙两侧的半导体衬底进行第三离子注入，在半导体衬底内形成N型深掺杂源/漏区，N型深掺杂源/漏区的深度大于N型浅掺杂源/漏区的深度。

可选的，所述第二离子注入的杂质离子为氟化硼离子或者铟离子。

可选的，第二离子注入的杂质离子为铟离子时，离子注入的能量范围30～100Kev，剂量范围为1E13～9E13atom/cm²；第二离子注入的杂质离子为氟化硼离子时，离子注入的能量范围50～150Kev，剂量范围为1E13～9E13atom/cm²。

可选的，所述反型掺杂区的深度范围为0.02～0.1微米，反型掺杂区中的掺杂离子的浓度小于N型浅掺杂源/漏区中掺杂离子的浓度。

可选的，所述第一离子注入的能量范围为60～75Kev，剂量范围为3E13～1E14 atom/cm²，注入角度范围为0～45度。

可选的，第一离子注入的杂质离子为磷离子、砷离子或锑离子的一种或几种。