[发明专利]沟槽型肖特基二极管的结构及制作方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽型肖特基二极管的结构及其制作工艺方法。

背景技术

在半导体集成电路中，目前比较典型的是三层光罩的沟槽型肖特基二极管，第一层光罩定义器件单元尺寸，第二层光罩遮蔽终端区域，定义器件接触区域，第三层光罩定义器件金属阳极，其具体结构如图1所示。

这种沟槽型肖特基二极管是利用多数载流子导电的器件，不存在少数载流子寿命和反向恢复的问题，因此开关速度特别快。同时由于肖特基势垒高度的优势，更适用于低导通压降、高频整流的应用。

要实现这种肖特基二极管，需要通过光刻工艺对肖特基区域进行曝光、显影步骤，同时遮蔽终端区域；再通过选择性干法刻蚀的方法，将肖特基区域的介质层移除。由于现有的干法刻蚀二氧化硅的工艺会因为过刻蚀，导致沟槽内热氧界面低于多晶硅及硅表面，并进而容易导致尖端放电，影响器件的反向漏电性能。

发明内容

本发明要解决的技术问题之一是提供一种沟槽型肖特基二极管的制作方法，它可以优化肖特基接触区域硅表面的平整度，并可以少用一层光罩。

为解决上述技术问题，本发明的沟槽型肖特基二极管的制作方法，在完成外延层的生长后，溅射粘附层及淀积金属层前，包括有以下步骤：

1）在外延层上刻蚀出沟槽和外围终端区域；

2）生长一层二氧化硅；

3）淀积多晶硅，完全填充沟槽内部；

4）回刻多晶硅，仅保留沟槽内部和外围终端区域侧壁的多晶硅；

5）淀积二氧化硅介质层；

6）除去沟槽上方多余的二氧化硅，仅在外围终端区域保留一层二氧化硅介质层。

本发明要解决的技术问题之二是提供用上述方法制作的沟槽型肖特基二极管的结构，该种结构的肖特基二极管性能好，生产成本低。

为解决上述技术问题，本发明的沟槽型肖特基二极管，其外围终端区域侧壁的两层二氧化硅层和一层多晶硅层与外延层的上表面齐平。

本发明利用CMP（化学机械抛光）工艺，在保证终端结构不受影响的基础上，实现了两层光罩的沟槽型肖特基二极管，不仅极大地降低了产品的生产成本，还提高了肖特基接触区域硅表面的平整度，避免了氧化层刻蚀后在沟槽内造成凹陷，以及由此导致的金属填充不良及尖端放电等不利于器件反向漏电性能的现象，从而提升了产品的性能。

附图说明

图1是目前典型的沟槽型肖特基二级管的截面结构示意图。

图2是本发明的沟槽型肖特基二级管的制作工艺流程示意图。

图3是用本发明的工艺方法制作得到的沟槽型肖特基二级管的截面结构示意图。

具体实施方式

为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：

本实施例的沟槽型肖特基二极管，其制作工艺方法如下：

步骤1，在外延层上定义出沟槽的图形和外围终端结构的图形，用目前通用的刻蚀工艺刻蚀出沟槽和外围终端结构（本实施例采用的是常用的长沟槽终端结构），然后通过热氧化工艺在器件表面和沟槽内部生长一层厚度为的二氧化硅层，如图2（a）所示。

步骤2，用多晶硅淀积（LPC）工艺在器件表面和沟槽内部淀积多晶硅，并使沟槽内部完全填满，如图2（b）所示。

步骤3，通过干法回刻去除器件表面的多晶硅，仅保留沟槽内部和外围终端区域侧壁的多晶硅，如图2（c）所示。

步骤4，在整个器件表面通过化学气相沉积方法淀积一层厚度为的二氧化硅介质层，如图2（d）所示。

步骤5，化学机械研磨（CMP）至沟槽上方，以除去器件表面多余的二氧化硅和多晶硅，如图2（e）所示。

研磨后，芯片区表面的二氧化硅介质层与二氧化硅热氧化层被全部去除；外围终端区由于是沟槽结构，因此二氧化硅介质层被部分保留下来，作为芯片外围终端结构的隔离与耐压层。

由于CMP会损伤外延层的硅，因此本步骤中，可以在CMP后保留的介质层，采用干刻的方式去除剩余的介质层，由于时间较短，可以很好的控制沟槽内的热氧凹陷，同时外围终端中的介质层也不会损失过多。

步骤6，后续工艺与常规的肖特基二极管一致：首先是在器件表面溅射粘附层，然后淀积金属层，与外延层形成肖特基势垒接触；通过一道光罩定义出芯片的阳极，然后选择性刻蚀表面金属，形成阳极和终端耐压区域，如图2（f）所示；硅片衬底背面减薄后，再在衬底背面蒸镀一层金属，形成器件的阴极，如图2（g）所示。

最后形成的肖特基二极管的结构如图2（g）或图3所示，图中外围终端区域通过CMP工艺去除二氧化硅介质层的部分（即图3右上角部分），经仿真，确认该区域并不影响器件的正常工作。通过对比图1与图3，可以看到，本发明的肖特基二极管的结构与常规肖特基二极管的结构相比，肖特基工作区域表面更加平坦，从而避免了氧化层刻蚀后，在沟槽内造成凹陷，以及由此导致的金属填充不良及尖端放电等不利于器件反向漏电的现象产生。