[发明专利]一种用于后栅工艺的光刻胶去除方法

说明书

技术领域

本发明属于半导体领域，特别是涉及一种用于后栅工艺的光刻胶去除方法。

背景技术

随着集成电路集成度的增加，半导体元件(例如场效应晶体管)的特征尺寸也跟着降低，场效应晶体管栅极氧化层的厚度亦跟着减少。为了因保有原来的介电效能，减少漏电，目前的多采用高介电常数(high k)的材料作为栅极氧化层。

当前的集成电路制造过程中，45nm及以下技术节点的CMOS工艺的栅制作通常可分为前栅(gate first)工艺和后栅(gate last)工艺。

所谓前栅工艺是指：先淀积栅介质层，在栅介质层上形成栅极，然后进行源漏注入，之后进行退火工艺以激活源漏中的离子，从而形成源区和漏区。前栅工艺的优势在于步骤简单，劣势在于，进行退火工艺时，栅极不可避免地要承受高温，导致晶体管的阈值电压Vt漂移，影响器件最终的电学性能。

所谓后栅工艺是指：先淀积栅介质层，在栅介质层上形成假栅（如多晶硅），然后形成源区和漏区，再去除假栅，形成栅沟槽，再采用合适的金属填充栅沟槽以形成金属栅，这样一来，可以使栅电极避开形成源区和漏区时引入的高温，从而减少晶体管的阈值电压Vt漂移，相对于前栅工艺，有利于改善器件的电学性能。

然而，在去除假栅中的多晶硅时，一般需要先在晶体管表面形成一层平整的硬膜覆盖层，然后于该硬膜覆盖层表面制作光刻胶，通过曝光工艺于假栅表面形成与需去除的多晶硅对应的光刻窗口，然后采用干法刻蚀工艺去除光刻窗口所对应的硬膜覆盖层，接着采用干法刻蚀工艺去除光刻窗口所对应的多晶硅。这样的工艺过程后，在光刻胶的表面尤其是在光刻窗口边缘的光刻胶中会掺杂有多种杂质，主要为硅等，形成很难采用标准清洗工艺去除的硬质结构，这些硬质结构包括硬质残留及硬质颗粒，这些硬质结构在清洗工艺中没被完全去除的话，会对后续工艺造成很大的影响，如杂质离子残留在晶体管表面或进入晶体管内部，造成器件的电性能衰退或器件的失效等。

因此，提供一种后栅工艺中完成多晶硅的去除工艺后能有效完全清除光刻胶的方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于后栅工艺的光刻胶去除方法，用于解决现有技术中在去除多晶硅后，光刻胶形成的硬质结构难以被传统的清洗工艺去除，而容易造成晶体管的性能衰退或失效的问题。

为实现上述目的及其他相关目的，本发明提供一种用于后栅工艺的光刻胶去除方法，至少包括以下步骤：

1）于具有多晶硅假栅的晶体管表面形成覆盖所述多晶硅假栅的硬膜层；

2）于所述硬膜层表面形成光刻胶并进行曝光，以于欲去除多晶硅的位置形成光刻窗口；

3）采用干法刻蚀法去除所述光刻窗口下方的硬膜层和多晶硅；

4）对所述光刻胶进行N等离子体处理；

5）对所述光刻胶进行F基等离子体处理；

6）对所述光刻胶进行灰化处理；

7）采用湿法清洗工艺去除所述光刻胶。

作为本发明的用于后栅工艺的光刻胶去除方法的一种优选方案，所述硬膜层为TiN层。

作为本发明的用于后栅工艺的光刻胶去除方法的一种优选方案，步骤4）的N等离子体处理过程中，N₂的流量范围为50～5000sccm。

作为本发明的用于后栅工艺的光刻胶去除方法的一种优选方案，步骤4）的N等离子体处理过程中，机台的功率范围为500～1500W。

作为本发明的用于后栅工艺的光刻胶去除方法的一种优选方案，步骤4）中，步骤4）中，N等离子体处理的时间为20～180s，温度为30～70℃。

作为本发明的用于后栅工艺的光刻胶去除方法的一种优选方案，步骤5）的F基等离子体处理所采用的气体为CF₄、CHF₃、CH₂F₂、NF₃中的一种或一种以上，气体的流量范围为10～200sccm。

作为本发明的用于后栅工艺的光刻胶去除方法的一种优选方案，步骤5）的F基等离子体处理中，机台的功率范围为100～400W。

作为本发明的用于后栅工艺的光刻胶去除方法的一种优选方案，步骤5）中，F基等离子体处理的时间为5～20s，温度为30～70℃。

作为本发明的用于后栅工艺的光刻胶去除方法的一种优选方案，步骤6）采用N₂及H₂气体对所述光刻胶进行等离子体灰化处理。