[发明专利]一种半导体器件的制备方法

说明书

本发明涉及一种半导体器件的制备方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成虚拟栅极；在所述虚拟栅极的侧壁上形成第一偏移侧壁和第二偏移侧壁；去除所述虚拟栅极；去除所述第一偏移侧壁，形成关键尺寸增大的凹槽。在本发明中在形成虚拟栅极之后，在虚拟栅极上形成热处理氧化物层、第一偏移侧壁以及第二偏移侧壁，其中在执行完LDD以及源漏离子注入后，去除所述热处理氧化物层、所述第一偏移侧壁，形成凹槽，所述凹槽的关键尺寸即为所述金属栅极的关键尺寸，所述金属栅极的关键尺寸相比常规金属栅极的关键尺寸更大，而且所述源漏离子注入之后形成，在获得较大的关键尺寸的同时，能好的避免了遮蔽效应(SHADOW‑EFFECT)，提高了器件的性能。

技术领域

本发明涉及半导体器件工艺，具体地，本发明涉及一种半导体器件的制备方法。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制。

当半导体器件的尺寸降到20nm或以下时，器件中栅极关键尺寸（gate CD）相应的缩小为24nm。随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，同时避免高温处理过程，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅极(high-K&gate last)”工艺为形成金属栅极的一个主要工艺。

现有技术中使用“后栅极(high-K&gate last)”工艺形成金属栅极的方法，包括：提供基底，所述基底上形成有虚拟栅结构（dummy gate）、及位于所述基底上覆盖所述虚拟栅结构的层间介质层；以所述虚拟栅结构作为停止层，对所述层间介质层进行化学机械抛光工艺；除去所述替代栅结构后形成沟槽；最后对所述沟槽填充介质和金属，以形成栅介质层和金属栅电极层。

相对与前栅工艺（gate first），在“后栅极(high-K&gate last)”工艺中不仅对所述沟槽填充金属，而且还要在所述沟槽中填充高K介电质以及覆盖层（cap layer），因此后栅(high-K&gate last)工艺中蚀刻去除虚拟栅极后空隙的填充成为关键问题，现有技术中为了提高后栅(high-K&gate last)工艺中空隙的填充，通常采用增大虚拟栅极的关键尺寸的方法，所述虚拟栅极的关键尺寸太大时，在轻掺杂漏极（LDD）离子注入过程中则容易引起遮蔽效应(SHADOW-EFFECT)，导致器件性能下降。

因此，随着半导体器件尺寸不断减小，特别是当器件尺寸降到20nm以下时，如何扩大金属栅极的关键尺寸，并且同时使器件具有更好的性能，是目前金属栅极制备过程中亟需解决的技术难题，目前的技术手段都不能实现所述目的。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了有效解决上述问题，本发明提出了一种半导体器件的制备方法，包括：

提供半导体衬底；

在所述半导体衬底上形成虚拟栅极；

在所述虚拟栅极的侧壁上形成第一偏移侧壁和第二偏移侧壁；

去除所述虚拟栅极；

去除所述第一偏移侧壁，形成关键尺寸增大的凹槽。

作为优选，在形成所述凹槽之后，所述方法还包括在所述凹槽中形成金属栅极的步骤。