[发明专利]一种晶圆结构以及应用其的功率器件

说明书

技术领域

本发明涉及半导体功率器件技术领域，更具体的说，是关于一种晶圆结构以及应用其的功率器件。

背景技术

在功率器件制造工艺中，一般采用的晶圆结构为：在原始的低阻半导体衬底上向外延伸一层高阻层，即外延层，用来耐受高压，低阻衬底作为支撑而不增加更多的电阻。图1（a）所示为现有技术中通常采用的晶圆结构的示意图，其中1'为半导体衬底，2'为单一层次、均匀掺杂的外延层，而图1（b）所示为对应的外延层2'掺杂浓度示意图，其中横坐标C表示掺杂浓度的大小，纵坐标Y表示纵向深度。但是这种晶圆结构在功率器件的制造中存在导通电阻较大或饱和压降较高的问题。

对于VDMOS器件而言，比较重要的参数有击穿电压和导通电阻，一般要求击穿电压尽可能的高，导通电阻则越小越好。因此VDMOS的制造过程中，优化设计其导通电阻（R_ds(on)）的数值变得尤为重要。参考图2，所示为现有的晶圆结构应用在VDMOS（垂直双扩散金属氧化物半导体场效应晶体管）中的结构示意图。其中VDMOS的有源区形成于均匀掺杂的外延层2'上，VDMOS的导通电阻主要由以下几个部分构成：沟道电阻R_CH、积累层电阻R_A、JFET电阻R_J以及扩散电阻R_D，其中JFET电阻R_J占据的比例最大，尤其是在耐压低于100V的MOS管中其占据比例甚至达到50%以上。如果不对JFET电阻R_J的大小进行优化，则很难将VDMOS的导通电阻降低到合适的数值。

发明内容

有鉴于现有技术的上述缺陷，本发明的目的在于提供一种晶圆结构以及应用其的功率器件，以克服现有技术中功率器件的导通电阻较大或饱和压降较高的问题。

为实现上述目的，本发明提供如下技术方案：

依据本发明一实施例的一种晶圆结构，包括高浓度掺杂的第一掺杂层以及依次位于所述第一掺杂层上的第二掺杂层和第三掺杂层；其中，

所述第三掺杂层的掺杂浓度大于所述第二掺杂层的掺杂浓度。

优选的，所述第二掺杂层在所述第一掺杂层上外延生长形成。

优选的，所述第三掺杂层在第二掺杂层上外延生长形成或在第二掺杂层的表面通过离子注入的方式形成。

优选的，所述第二掺杂层和第三掺杂层的材质与第一掺杂层的材质相同。

优选的，所述第二掺杂层的杂质掺杂浓度为均匀分布。

优选的，，所述第三掺杂的杂质掺杂浓度为均匀分布或梯度分布。

依据本发明一实施例的一种功率器件，包括依据本发明的任一晶圆结构。

优选的，所述功率器件为绝缘栅双极型晶体管（IGBT）或金属氧化层半导体场效晶体管（MOSFET）。

优选的，所述金属氧化层半导体场效晶体管（MOSFET）为垂直双扩散金属氧化物半导体场效应晶体管（VDMOS）。

经由上述的技术方案可知，与现有技术相比，本发明提供了一种新的晶圆结构，其中掺杂浓度较高的第一掺杂层作为衬底结构，而第三掺杂层的掺杂浓度大于第二掺杂层，这样由第二掺杂层和第三掺杂层作为双层的外延结构应用在功率器件中，MOSFET器件在第三掺杂层上形成的有源区由于体区之间的外延部分为高浓度掺杂，在对器件的击穿电压没有影响的情况下，能够大大降低导通电阻；在IGBT器件的有源区中，体区之间的高浓度外延层利于调整发射极侧空穴密度形成高空穴浓度阻挡层，从而降低器件的饱和压降参数。通过下文优选实施例的具体描述，本发明的上述和其他优点更显而易见。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1所示为现有晶圆结构中的外延结构和掺杂浓度分布的示意图；

图2所示为现有的晶圆结构应用在VDMOS的结构示意图；

图3所示为依据本发明的晶圆结构及其掺杂浓度分布的示意图；

图4所示为依据本发明的晶圆结构应用在VDMOS中的结构示意图；

图5A所示为依据本发明的晶圆结构应用在IGBT中的平面结构示意图。

图5B所示为依据本发明的晶圆结构应用在IGBT中的栅槽结构示意图。