[发明专利]时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法

说明书

技术领域

本发明是有关于一种数据处理电路及信号产生方法，且特别是有关于一种时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法。

背景技术

一般而言，在数据传输界面的信号接收端，通常会配置时钟脉冲数据恢复电路，其会依据数据恢复时钟脉冲来恢复所接收的输入信号，而产生重新计时过的(retimed)数据串流。在某些特定的规格中，为确保时钟脉冲数据恢复电路所恢复的数据的准确性，重新计时过的数据串流的抖动(jitter)不能过大。因此，在信号接收端，搭配锁相环所使用的振荡器通常是晶体振荡器，以满足准确性的要求。此晶体振荡器所产生的参考时钟脉冲的频率相较于输入信号的频率的误差必须小于某个范围内。以第三代通用串行总线(Universal Serial Bus3.0；USB3.0)的规格为例，参考时钟脉冲的频率与输入信号的频率之间的误差必须小于300ppm(注：一ppm等于百万分之一)。虽然商用的晶体振荡器可产生频率误差低于正负100ppm的时钟脉冲信号，而可作为理想的时钟脉冲信号源，但这种晶体振荡器的价格昂贵，且会占据较大的电路板空间。

为了节省成本与电路板空间，现有技术提出了利用自动追踪(auto-tracking)数据恢复时钟脉冲频率的方式来提供锁相环准确性高的参考时钟脉冲。然而，此种方式在USB建立通信连接(link)的过程中，或者处于低功率模式(low power mode)操作时，若仍持续追踪数据恢复时钟脉冲，将容易降低参考时钟脉冲频率的准确性。

发明内容

本发明提供一种时钟脉冲数据恢复电路模块，可动态决定是否进行频率追踪(tracking)。

本发明提供一种数据恢复时钟脉冲产生方法，可根据输入信号来决定是否产生数据恢复时钟脉冲。

本发明提供一种时钟脉冲数据恢复电路模块，包括一时钟脉冲数据恢复电路、一频率比较电路以及一信号检测电路。时钟脉冲数据恢复电路用以根据一输入信号及一时钟脉冲信号来输出一数据恢复串流及一数据恢复时钟脉冲。频率比较电路耦接至时钟脉冲数据恢复电路。频率比较电路用以比较数据恢复时钟脉冲及时钟脉冲信号之间的频率差值，以根据一比较结果来调整时钟脉冲信号的频率。信号检测电路耦接至频率比较电路。信号检测电路用以接收并检测输入信号，并且根据检测结果来决定是否启动频率比较电路。

在本发明一实施例中，上述的信号检测电路包括一第一频率检测单元以及一第二频率检测单元。第一频率检测单元用以接收并检测输入信号是否包括一第一频率的数据。第二频率检测单元用以接收并检测输入信号是否包括一不小于一第二频率的数据。第二频率大于第一频率。

在本发明一实施例中，当信号检测电路检测到输入信号包括不小于第二频率的数据时，启动频率比较电路。

在本发明一实施例中，当信号检测电路检测到输入信号包括第一频率的数据时，不启动频率比较电路。

在本发明一实施例中，上述的输入信号包括一电气闲置状态。当信号检测电路检测到输入信号处于电气闲置状态时，不启动频率比较电路。

在本发明一实施例中，上述的时钟脉冲数据恢复电路包括一时钟脉冲恢复电路以及一数据恢复电路。时钟脉冲恢复电路用以根据输入信号及时钟脉冲信号来产生数据恢复时钟脉冲。数据恢复电路用以根据输入信号来产生数据恢复串流。

在本发明一实施例中，上述的时钟脉冲恢复电路包括一时钟脉冲产生电路以及一频率产生电路。时钟脉冲产生电路耦接至频率产生电路。时钟脉冲产生电路用以根据输入信号及时钟脉冲信号来产生数据恢复时钟脉冲。频率产生电路耦接至频率比较电路。频率产生电路用以根据一参考时钟脉冲来产生时钟脉冲信号。频率比较电路根据比较结果输出一控制信号，以调整频率产生电路所产生的时钟脉冲信号的频率。

在本发明一实施例中，上述的频率产生电路包括一锁相环电路以及一参考时钟脉冲产生电路。锁相环电路耦接至频率比较电路。锁相环电路受控于控制信号，用以根据控制信号与参考时钟脉冲来产生时钟脉冲信号。参考时钟脉冲产生电路耦接至锁相环电路。参考时钟脉冲产生电路用以产生并输出参考时钟脉冲。

在本发明一实施例中，上述的时钟脉冲数据恢复电路输出数据恢复串流及数据恢复时钟脉冲至一数据处理区块。数据处理区块包括一缓冲存储器电路及一解码器电路。解码器电路用以解码数据恢复串流。缓冲存储器电路用以存储数据恢复串流。频率比较电路耦接至缓冲存储器电路。当频率比较电路被启动时，缓冲存储器电路输出数据恢复串流至解码器电路。