[发明专利]形成掩埋导电层方法、材料厚度控制法、形成晶体管方法

权利要求书

1.一种用于在形成在半导体基板上的沟槽内形成掩埋导电层的方法，所述方法包括：

在所述半导体基板和所述沟槽的上表面上形成第一介电材料层；

在所述第一介电材料层上形成第一导电材料层；

图样化所述第一介电材料层和所述第一导电材料层以形成第一导电电极，所述第一导电电极包括在所述沟槽内沿着所述沟槽的纵轴延伸的第一部分以及在所述沟槽的第一末端处的所述基板的顶部上延伸的第二部分；

在所述第一导电材料层上形成第二介电材料层；

在所述第二导电材料层上形成第二介电材料层；以及

图样化所述第二介电材料层和所述第二导电材料层以形成第二导电电极，所述第二导电电极具有在所述沟槽内并沿所述沟槽的纵轴延伸的第一部分以及在所述第一导电电极的所述第二部分的顶部上延伸的第二部分。

2.根据权利要求1所述的方法，还包括：

通过在所述第一导电电极的所述第二部分中的所述第一介电层中的开口接触所述第一导电层；以及

通过在所述第二导电电极的所述第二部分中的所述第二介电层中的开口接触所述第二导电层。

3.一种用于在形成在半导体基板上的沟槽内形成掩埋导电层的方法，所述方法包括：

在所述半导体基板和所述沟槽的上表面上形成第一介电材料层；

在所述第一介电材料层上形成第一导电材料层；

图样化所述第一介电材料层和所述第一导电材料层以形成第一导电电极，所述第一导电电极具有在所述沟槽内沿着所述沟槽的纵轴延伸的第一基本水平部分以及延伸到所述基板的所述上表面的第二基本垂直部分；

在所述第一导电材料层上形成第二介电材料层；

在所述第二导电材料层上形成第二介电材料层；以及

图样化所述第二介电材料层和所述第二导电材料层以形成第二导电电极，所述第二导电电极具有在所述沟槽内沿着所述沟槽的纵轴延伸的第一部分以及基本垂直延伸到所述基板的所述上表面的第二部分。

4.根据权利要求3所述的方法，还包括在所述基板的表面处接触所述第一导电电极和第二导电电极的所述第二部分。

5.一种用于在半导体基板中的多个沟槽内形成掩埋导电层的方法，包括：

沿着所述多个沟槽中的每一个的侧壁和底部设置第一介电材料层；

将所述多个沟槽基本上填充有第一导电材料层；

在所述多个沟槽中所选的一个沟槽上施加掩模层；

将在剩下的多个沟槽中的所述第一导电材料层和所述第一介电材料层凹进；

去除所述掩模层；

在包括所述剩下的多个沟槽的所述上表面和侧壁的所述基板的所述上表面上形成第二介电材料层；

将所述剩下的多个沟槽的上部基本上填充有第二导电材料层；以及

用第三介电材料层覆盖所述第二导电材料层。

6.一种用于在半导体基板中的多个沟槽内形成掩埋导电层的方法，包括：

沿着所述多个沟槽中的每一个的侧壁和底部设置第一介电材料层；

将所述多个沟槽基本上填充有第一导电材料层；

在每个露出第一导电材料层的一部分的沟槽内，将所述第一介电材料层从所述基板的上表面和所述多个沟槽的所述侧壁去除到第一深度，所述第一导电材料层所露出的部分在每个沟槽内形成两个槽；

应用第二介电材料层覆盖所述基板的所述上表面、每个沟槽的所述侧壁以及所述第一导电材料层的所述露出部分的所述表面；

将每个沟槽内的所述两个槽基本上填充有第二导电材料层；以及

用第三介电材料层覆盖所述第二导电材料层。

7.一种用于控制外延生长的半导体材料的厚度的方法，包括：

提供由第一类型掺杂物掺杂的半导体基板；

在所述半导体基板上形成缓冲层，将所述缓冲层掺杂第二类型的掺杂物，所述第二类型的掺杂物的扩散率比所述第一类型掺杂物的扩散率小；以及

在所述缓冲层上形成期望厚度的所述外延生长层。

8.一种用于控制外延生长的半导体材料的厚度的方法，包括：

提供由第一类型掺杂物掺杂的半导体基板；

在所述半导体基板上形成势垒层，所述势垒层具有包括碳的混合物；以及

在所述缓冲层上形成期望厚度的外延生长层，

其中，所述势垒层用于阻止所述第一类型的所述掺杂物从所述基板向上扩散到所述外延生长层中。