[发明专利]BCD工艺中的隔离型齐纳二极管及其制造方法

权利要求书

1.一种BCD工艺中的隔离型齐纳二极管，其特征在于，包括：

N型深阱，形成于半导体衬底上并用于实现隔离型齐纳二极管的隔离；

P型区，形成于所述N型深阱中并被所述N型深阱包围，所述P型区包括叠加而成的高压P阱、P阱和P型基区，所述P阱的结深小于所述高压P阱的结深、且所述P阱叠加在所述高压P阱中，所述P型基区的结深小于所述P阱的结深、且所述P型基区叠加在所述P阱中；

在所述半导体衬底上形成有浅沟槽隔离结构并由所述浅沟槽隔离隔离出有源区，所述浅沟槽隔离的底部深度小于所述P型基区的结深；所述P型区至少包围2个所述有源区；

N型区，由形成于被所述P型区所包围的、一个以上的所述有源区中的N型源漏注入区组成，所述N型区底部和所述P型区接触并形成所述隔离型齐纳二极管的PN结；

P型引出区，由形成于被所述P型区所包围、且和所述N型区所属有源区不相同的有源区中P型源漏注入区组成，所述P型引出区和所述P型区接触并用于引出所述P型区；

低压N阱，形成于所述N型深阱中并位于所述P型区外部，在所述低压N阱表面形成有由N型源漏注入区组成的N型深阱引出区。

2.如权利要求1所述BCD工艺中的隔离型齐纳二极管，其特征在于：所述隔离型齐纳二极管的所述N型深阱的工艺条件和BCD工艺中的DMOS器件的N型深阱的工艺条件相同；所述隔离型齐纳二极管的所述低压N阱的工艺条件和BCD工艺中的DMOS器件的低压N阱的工艺条件相同。

3.如权利要求1所述BCD工艺中的隔离型齐纳二极管，其特征在于：所述P型区的高压P阱的工艺条件和BCD工艺中的DMOS器件的高压P阱的工艺条件相同；所述P型区的P阱的工艺条件和所述BCD工艺中的DMOS器件的P阱的工艺条件相同；所述P型区的P型基区的工艺条件和所述BCD工艺中的Bipolar器件的P型基区的工艺条件相同。

4.如权利要求1所述BCD工艺中的隔离型齐纳二极管，其特征在于：所述N型区和所述N型深阱引出区的N型源漏注入区的工艺条件都和所述BCD工艺中的CMOS器件的N型源漏注入区的工艺条件相同；所述P型引出区的P型源漏注入区的工艺条件和所述BCD工艺中的CMOS器件的P型源漏注入区的工艺条件相同。

5.一种BCD工艺中的隔离型齐纳二极管的制造方法，其特征在于，包括如下步骤：

步骤一、采用离子注入工艺在半导体衬底上形成N型深阱；

步骤二、采用光刻工艺定义出P型区的形成区域，进行第一P型离子注入工艺在所述P型区的形成区域的所述N型深阱中形成高压P阱；

步骤三、在所述半导体衬底上形成有浅沟槽隔离结构，由所述浅沟槽隔离隔离出有源区，所述P型区至少包围2个所述有源区；

步骤四、进行第二P型离子注入工艺在所述P型区的形成区域中形成P阱，所述P阱的结深小于所述高压P阱的结深、且所述P阱叠加在所述高压P阱中；进行第一N型离子注入在所述P型区的形成区域外的所述N型深阱中形成低压N阱；

步骤五、进行第三P型离子注入工艺在所述P型区的形成区域中形成P型基区，所述P型基区的结深小于所述P阱的结深、且所述P型基区叠加在所述P阱中，所述P型基区的结深大于所述浅沟槽隔离的底部深度；

步骤六、进行N型源漏注入同时形成N型区和N型深阱引出区，所述N型区位于被所述P型区所包围的、一个以上的所述有源区中，所述N型区底部和所述P型区接触并形成所述隔离型齐纳二极管的PN结；所述N型深阱引出区位于所述低压N阱表面；

进行P型源漏注入形成P型引出区，所述P型引出区位于被所述P型区所包围、且和所述N型区所属有源区不相同的有源区，所述P型引出区和所述P型区接触并用于引出所述P型区。

6.如权利要求5所述的方法，其特征在于：步骤一中所述N型深阱的离子注入工艺采用BCD工艺中的DMOS器件的N型深阱注入；步骤四中所述第一N型离子注入采用BCD工艺中的DMOS器件的低压N阱注入。

7.如权利要求5所述的方法，其特征在于：步骤二中的所述第一P型离子注入采用BCD工艺中的DMOS器件的高压P阱注入；步骤四中的所述第二P型离子注入采用BCD工艺中的DMOS器件的P阱注入；步骤五中的所述第三P型离子注入采用BCD工艺中的Bipolar器件的P型基区注入。