[发明专利]晶体管及其制造方法、半导体单元及其制造方法、显示器

说明书

技术领域

本技术涉及使用氧化物半导体的晶体管，晶体管的制造方法，半导体单元，半导体单元的制造方法，并涉及设置有晶体管的显示器及电子装置。

背景技术

近年来，随着显示器的尺寸和清晰度的增加，同样要求驱动器件的薄膜晶体管（TFT）具有较高的迁移率，并且已经开发出使用氧化物半导体比如锌（Zn）、铟（In）、镓（Ga）、锡（Sn）、铝（Al）或钛（Ti）的氧化物，或其混合物的氧化物的TFT。特别是，与用在在液晶显示器等中的通常使用非晶硅（a-Si:H）的TFT相比，使用Zn、In及Ga的复合氧化物的TFT具有较高的电子迁移率并具有优异的电特性。

在上述有源驱动液晶显示器或有机电致发光（EL）显示器中，TFT被用作驱动器件，并通过保持电容保持与用于写入图像的信号电压对应的电荷。然而，如果在TFT的栅电极和源漏电极之间的交叉区域中生成的寄生电容增加，那么信号电压会发生变化，从而可能会导致图像质量下降。

特别是在有机EL显示器中，成品率有可能由于寄生电容的问题而降低。因此，已经进行了降低寄生电容的某些尝试（例如，日本未经审查专利申请公开第2011-228622、2012-015436及2007-220817号，Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors,J.Park,et al.,Applied Physics Letters,American Institute of Physics,2008,Vol.93,053501，以及Improved Amorphous In-Ga-Zn-O TFTs,R.Hayashi,et al.,SID08DIGEST,2008,42.1,pp.621-624）。在日本未经审查专利申请公开第2011-228622、2012-015436及2007-220817号，以及Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors,J.Park,et al.,Applied Physics Letters,American Institute of Physics,2008,Vol.93,053501中，描述了一种顶栅TFT，其通过如下方法而形成，其中栅电极和栅绝缘膜设置在平面图中的氧化物半导体膜的沟道区的相同位置，然后减少从氧化物半导体膜的栅电极和栅绝缘膜中暴露出的区域的电阻以便形成源漏区，即，所谓的自对准。另一方面，在Improved Amorphous In-Ga-Zn-O TFTs,R.Hayashi,et al.,SID08DIGES T,2008,42.1,pp.621-624中，公开了一种具有自对准结构的底栅TFT。

发明内容

在上述使用氧化物半导体膜的晶体管中，期望在制造中防止氧化物半导体膜被损坏并因此改善电特性。

此外，期望防止诸如水分的杂质扩散进入沟道区，并进一步改善电特性。

期望提供其中抑制了水分渗透进入氧化物半导体膜并因此改善了电特性晶体管，以及制造晶体管的方法及显示器和电子装置。

还期望提供其中氧化物半导体膜被保护以改善电特性的晶体管、半导体单元、显示器及电子装置。仍然期望提供其中氧化物半导体膜被保护以改善电特性的制造半导体单元的方法。

根据本技术的实施方式，提供了一种晶体管的制造方法。所述方法包括：在基板上形成氧化物半导体膜和栅电极，所述氧化物半导体膜具有沟道区，且所述栅电极面向所述沟道区；以及形成覆盖所述栅电极和所述氧化物半导体膜的绝缘膜。通过所述基板抑制水分从所述绝缘膜渗透进入所述氧化物半导体膜。

根据本技术的实施方式，提供了第一晶体管，其包括：基板上的氧化物半导体膜和栅电极，所述氧化物半导体膜具有沟道区，且所述栅电极面向所述沟道区；以及覆盖所述栅电极和所述氧化物半导体膜的绝缘膜。通过所述基板抑制水分从所述绝缘膜渗透进入所述氧化物半导体膜。

根据本技术的实施方式，提供了第一显示器，设置有显示器件和驱动所述显示器件的晶体管。所述晶体管包括：基板上的氧化物半导体膜合栅电极，所述氧化物半导体膜具有沟道区，且所述栅电极面向所述沟道区；以及覆盖所述栅电极和所述氧化物半导体膜的绝缘膜。通过所述基板抑制水分从所述绝缘膜渗透进入所述氧化物半导体膜。