[发明专利]氮化物高压器件及其制造方法

说明书

技术领域

本发明涉及微电子技术领域，特别是涉及一种氮化物高压器件及其制造方法。

背景技术

宽禁带化合物半导体材料由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，在高频、高温、大功率等领域显示出极大的潜力，尤其是氮化物高压器件更以其优越的性能和巨大的发展潜力而备受全世界众多研究者的关注。

目前在硅衬底上生长氮化物外延层制作氮化物高压器件的技术正日趋成熟，因为其成本较低，极大的促进了氮化物高压器件的市场化。

由于硅材料本身具有导电性且击穿电场比较小，在外加高电压条件下，硅衬底相当于低阻区，不能有效阻止器件漏电；当外加电压足够高，达到硅的临界击穿电场时硅衬底首先击穿，继而引起外延层纵向击穿，使得硅衬底氮化物高压器件的击穿基本上都是通过硅衬底的纵向击穿，尤其是当硅衬底接地时击穿电压相比未接地时要减少一半。虽然硅衬底氮化物高压器件的击穿电压主要跟外延层的厚度有关，但硅衬底氮化物外延层厚度一般比较小，比如说2μm至7μm左右，所以硅衬底上氮化物高压器件的最高击穿电压一般不超过2000V，远远小于蓝宝石或碳化硅衬底上的氮化物高压器件的最高击穿电压。

为了提高硅衬底氮化物高压器件的击穿电压可以通过增加氮化物外延层的厚度和提高硅衬底的耐压性来实现。目前的生长技术可以解决硅材料和氮化物之间巨大的晶格失配和热失配，但其生长的氮化物外延层厚度受到极大的限制，一般来说大约在2μm至4μm左右，生长更厚的外延层会需要更多的原材料、更长的生长时间，会大大提高成本、降低产能，并且随着厚度的增加，外延层内存在包括位错在内的大量缺陷，随着工作电压的提高漏电流也会增加。

人们也发现剥离掉硅衬底可以消除硅衬底对击穿电压的影响，极大的提高器件的击穿电压，但是用于生长氮化物的硅衬底的厚度都是几百微米甚至超过1个毫米，背部的衬底剥离工艺相对比较繁琐，因此需要考虑通过其他方式来提高硅衬底的耐压性。

外加高电压一般是加载在器件的漏极上，栅漏区域是高电压的主要耐受区域，尤其是在硅衬底接地情况下，电压主要落在漏极和硅衬底电极之间区域，硅衬底也是在此区域最容易击穿。因此，针对上述技术问题，有必要提供一种氮化物高压器件及其制造方法。

发明内容

有鉴于此，如果能够去除栅漏区域氮化物外延层下方的部分硅衬底，将该区域击穿电场较高的氮化物外延层与容易击穿的硅衬底用空气进行隔离，或者进一步添加其他高临界电场材料，避免此区域硅衬底的过早击穿，就可以大幅提高器件的击穿电压。另外，对隔离区域内的硅材料进行氧化形成二氧化硅层也可以进一步提高器件击穿电压。隔离区域可以通过湿法腐蚀和/或干法刻蚀的方式来实现，为了实现结构可控的空间隔离区域，可以使用选择性腐蚀工艺和/或干法刻蚀工艺，提高硅衬底侧向的腐蚀/刻蚀速度，提高隔离效果。形成此空间隔离区域后，器件不容易发生纵向击穿，主要是通过氮化物外延层的横向击穿，因此氮化物外延层的厚度不需要生长太厚，较薄的外延层也可以实现高击穿电压，并且在外延层厚度很薄的情况下正面氮化物外延层开孔刻蚀工艺也容易控制，大大提高了生产效率及工艺可控性。

本发明的目的在于提供一种通过局部去除栅极和漏极之间氮化物外延层下方的部分硅衬底，将该区域击穿电场较高的氮化物外延层与容易击穿的硅衬底用空气等物质进行隔离，避免通过硅衬底可能引起的击穿，从而实现可以耐高击穿电压的器件。栅极和漏极之间的区域是高电压的主要承载区，击穿主要发生在这个区域的硅衬底上。通过选择性腐蚀和/或刻蚀工艺选择性去除栅极和漏极之间氮化物外延层下方的部分硅衬底，实现栅极和漏极之间可承受高电压的氮化物外延层区与容易击穿的导电硅衬底之间的局部空间隔离，阻断通过硅衬底的导电通路和击穿路径，使得器件的击穿不再是通过硅衬底的击穿，而只能是在氮化物外延层上的横向击穿。因为氮化物外延层的击穿电场较高且栅漏间距一般比较大，所以器件的击穿电压大幅提高，即使衬底接地也不影响器件的击穿电压，还可以在此隔离区域内填充击穿电场更高的材料来提高器件的击穿电压，对隔离区域内的硅材料进行氧化形成二氧化硅层也可以进一步提高器件击穿电压。