[发明专利]鳍式场效应晶体管及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种鳍式场效应晶体管及其形成方法。

背景技术

随着集成电路工艺技术的进步，使得芯片的集成度越来越高，规模也越来越大，但芯片的功耗也随之增大。单个芯片上通常包括了核心逻辑晶体管区域和输入/输出（I/O）晶体管区域，核心逻辑晶体管的阈值电压较低以降低系统功耗，而输入/输出晶体管的阈值电压较高以保证较高的驱动能力和击穿电压。因此，如何在单个芯片上获得不同阈值电压的晶体管成为了研究的重点。

请参考图1，为现有技术的MOS晶体管的结构示意图，包括：半导体衬底100；位于所述半导体衬底100上的栅介质层102；位于所述栅介质层102上的功函数层103；位于所述功函数层103上的栅电极层104；位于所述介质层102、所述功函数层103和所述栅电极层104两侧的侧墙105；位于所述栅电极层104两侧的半导体衬底100内的源区和漏区106。现有技术的MOS晶体管中，通过选择适当的功函数层103的材料，如TiN、TaAl或TiC等，改变MOS晶体管栅电极和栅介质层之间的功函数差，来调节MOS晶体管的阈值电压，在同一芯片上获得不同阈值电压的晶体管，使输入/输出晶体管的阈值电压较高，核心逻辑晶体管的阈值电压较低。由于所述功函数层103通常为多层结构，且应用于NMOS晶体管和PMOS晶体管的功函数层材料不同，形成工艺复杂。尤其在鳍式场效应晶体管中，功函数层形成在凸出于半导体衬底的鳍部之上，进一步增加了工艺难度，成本高。

因此，现有技术的多阈值电压的鳍式场效应晶体管的形成方法，工艺复杂，成本高。

其他有关多阈值电压晶体管的形成方法还可以参考公开号为US2011/0248351A1的美国专利申请。

发明内容

本发明解决的问题是现有技术形成多阈值电压晶体管的工艺复杂，成本高。

为解决上述问题，本发明提出了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域，所述第一区域和第二区域内具有凸起的鳍部、位于所述鳍部上的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁；在所述第一区域的栅极结构两侧形成第一侧墙，所述第一侧墙覆盖的部分鳍部构成第一负遮盖区；在所述第二区域的栅极结构两侧形成第二侧墙，所述第二侧墙的宽度小于所述第一侧墙的宽度，所述第二侧墙覆盖的部分鳍部构成第二负遮盖区；对所述第一区域和第二区域的栅极结构两侧的鳍部进行离子注入，形成源区和漏区。

可选的，所述第二负遮盖区的宽度小于所述第一负遮盖区的宽度。

可选的，所述第一负遮盖区的宽度范围为300埃～500埃。

可选的，所述第二负遮盖区的宽度范围为10埃～50埃。

可选的，所述第一区域形成的鳍式场效应晶体管作为输入/输出晶体管。

可选的，所述第一负遮盖区的掺杂浓度与所述输入/输出晶体管沟道区域的掺杂浓度相同。

可选的，还包括对所述输入/输出晶体管的漏区端的第一负遮盖区进行离子注入，形成反型掺杂区。

可选的，所述反型掺杂区的掺杂类型与所述输入/输出晶体管的源区和漏区掺杂类型相反。

可选的，所述反型掺杂区的宽度范围为1埃～300埃。

可选的，所述第二区域形成的鳍式场效应晶体管作为核心逻辑晶体管。

可选的，所述第二负遮盖区的掺杂浓度与所述核心逻辑晶体管沟道区域的掺杂浓度相同。

可选的，所述第一侧墙和第二侧墙的材料为高介电常数材料。

可选的，所述高介电常数材料为HfO₂、Al₂O₃、ZrO₂、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种。

可选的，还包括对所述第一区域和第二区域的栅极结构两侧的鳍部进行预非晶化离子注入。

可选的，所述预非晶化离子注入的注入离子为Si、C、Ge、Xe或者Ar。