[发明专利]半导体器件及其制造方法

说明书

技术领域

本公开涉及半导体领域，更具体地，涉及一种半导体器件及其制造方法。

背景技术

随着平面型半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了立体型半导体器件如FinFET(鳍式场效应晶体管)。一般而言，FinFET包括在衬底上竖直形成的鳍以及与鳍相交的栅堆叠。另外，衬底上形成有隔离层，以隔离栅堆叠与衬底。因此，鳍的底部被隔离层所包围，从而栅难以有效控制鳍的底部。结果，易于出现源和漏之间经由鳍底部的漏电流。

通常，可以采用穿通阻挡部(PTS)来减小这种漏电流。但是，这种PTS的引入增大了带间泄漏(band-to-band leakage)、结泄漏和结电容。

发明内容

本公开的目的至少部分地在于提供一种半导体器件及其制造方法。

根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：在衬底中形成阱区，所述阱区包括第一部分和第二部分，第一部分相比于第二部分掺杂浓度较低，且更接近衬底的表面；在衬底的表面上形成鳍状结构；在衬底的表面上形成隔离层，隔离层露出鳍状结构的一部分，鳍状结构的露出部分用作该半导体器件的鳍；在隔离层上形成牺牲栅导体层，所述栅导体层经由牺牲栅介质层与鳍状结构相交；在牺牲栅导体层的侧壁上形成栅侧墙；在隔离层上形成电介质层，并对电介质层进行平坦化，以露出牺牲栅导体层；选择性地去除牺牲栅导体层，从而在栅侧墙内侧形成栅槽；经由栅槽，在鳍下方的区域中形成穿通阻挡部；以及在栅槽中形成栅导体。

根据本公开的另一方面，提供了一种半导体器件，包括：衬底，衬底中形成有阱区，所述阱区包括第一部分和第二部分，第一部分相比于第二部分掺杂浓度较低，且更接近衬底的表面；在衬底的表面上形成的鳍状结构；在衬底的表面上形成的隔离层，该隔离层露出鳍状结构的一部分，鳍状结构的露出部分用作该半导体器件的鳍；以及在隔离层上形成的与鳍相交的栅堆叠，其中，仅在鳍与栅堆叠相交的部分下方的区域中形成有穿通阻挡部。

根据本发明的示例性实施例，所形成的PTS自对准于沟道区下方，从而可以有效降低源和漏之间的漏电流。另外，由于在源、漏区下方并不形成这种PTS，从而可以有效降低带间泄漏和结泄漏。另外，由于阱区中掺杂浓度相对较低的第一部分的存在，可以进一步降低源/漏与阱区之间的结电容。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1-14是示出了根据本公开实施例的制造半导体器件流程的示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

根据本公开的实施例，提供了一种半导体器件，该半导体器件可以包括衬底、在衬底上形成的鳍状结构以及与鳍状结构相交的栅堆叠。栅堆叠可以通过隔离层与衬底相隔离。隔离层可以露出鳍状结构的一部分，鳍状结构的该露出部分可以用作该半导体器件的真正鳍。

该半导体器件还可以包括掩埋于衬底中的阱区。为了降低该半导体器件的源/漏区与阱区之间的结电容，阱区可以包括第一部分和第二部分，第一部分相比于第二部分掺杂浓度较低，且更接近衬底的表面。这样，源/漏区可以通过掺杂浓度较低的第一部分与阱区相接。

为防止源漏区之间经由鳍底部的泄漏，并同时降低源/漏区与衬底之间的结电容和结泄漏，该半导体器件可以包括仅在沟道区下方形成的穿通阻挡部(PTS)。这种PTS例如可以通过本文所述的自对准技术来形成。