[发明专利]存储单元以及存储阵列

说明书

技术领域

本发明涉及半导体领域，更具体地，涉及存储单元以及存储阵列。

背景技术

静态随机存取存储器(SRAM)是一种使用双稳态锁存电路以存储数据的半导体存储器。SRAM可用于保存数据，但是保留通常意义上的易失性，即在存储器掉电时，数据最终丢失。SRAM电路包括多个SRAM存储单元。典型地，一个SRAM单元包括一对开关或传输门晶体管，通过这些可自SRAM单元中读取数据或将数据写入SRAM单元，这种SRAM单元被称为单端口SRAM单元。另一种类型的SRAM单元是指双端口SRAM单元，它包括两对开关或传输门晶体管。可通过同时使用不同端口(例如：两对不同的开关)的两种不同的电路来读取存储在双端口SRAM单元中的数据。而且，对于共享相同位线的双端口SRAM单元来说，当使用第一端口读取存储在双端口SRAM单元中的一个的数据时，可使用第二端口对双端口SRAM单元中的另一个进行存取。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种存储单元，包括：

第一数据节点、第一互补数据节点、第二数据节点以及第二互补数据节点；

第一下拉晶体管、第二下拉晶体管、第一开关和第二开关，沿第一方向对准成为第一列器件；

第三下拉晶体管、第四下拉晶体管、第三开关和第四开关，沿所述第一方向对准成为第二列器件；以及

第一上拉晶体管和第二上拉晶体管，沿所述第一方向对准成为第三列器件；

所述第一上拉晶体管、所述第一下拉晶体管以及所述第三下拉晶体管被连接成为第一反相器，所述第一反相器具有第一输出端；

所述第二上拉晶体管、所述第二下拉晶体管以及所述第四下拉晶体管被连接成为第二反相器，所述第二反相器具有第二输出端；

所述第一反相器和所述第二反相器交叉连接，以及

所述第一开关、所述第二开关、所述第三开关以及所述第四开关布置成分别：

(1)将所述第一输出端与所述第一数据节点连接；

(2)将所述第一输出端与所述第二数据节点连接；

(3)将所述第二输出端与所述第一互补数据节点连接；以及

(4)将所述第二输出端与所述第二互补数据节点连接。

在可选实施例中，所述第一开关和所述第三开关布置成分别将所述第一输出端与所述第一数据节点连接以及将所述第二输出端与所述第一互补数据节点连接；以及所述第二开关和所述第四开关布置成分别将所述第一输出端与所述第二数据节点连接以及将所述第二输出端与所述第二互补数据节点连接。

在可选实施例中，所述第三列器件设置在所述第一列器件与所述第二列器件之间。

在可选实施例中，所述第一上拉晶体管、所述第一下拉晶体管以及所述第三下拉晶体管布置成沿第二方向的第一行器件，以及所述第二上拉晶体管、所述第二下拉晶体管以及所述第四下拉晶体管布置成沿所述第二方向的第二行器件。

在可选实施例中，所述第一开关和所述第三开关布置成沿所述第二方向的第三行器件，以及所述第二开关和所述第四开关沿布置成所述第二方向的第四行器件。

在可选实施例中，所述第一下拉晶体管、所述第二下拉晶体管、所述第一开关和所述第二开关设置在衬底的第一有源区，以及所述第三下拉晶体管、所述第四下拉晶体管、所述第三开关和所述第四开关设置在所述衬底的第二有源区。

在可选实施例中，所述第一上拉晶体管和所述第二上拉晶体管设置在所述衬底的第三有源区。

在可选实施例中，存储单元还包括：第一电源线，沿所述第一方向并且位于所述第一上拉晶体管和所述第二上拉晶体管的上方；第二电源线，沿所述第一方向并且位于所述第一下拉晶体管、所述第二下拉晶体管、所述第一开关以及所述第二开关的上方；第三电源线，沿所述第一方向并且位于所述第三下拉晶体管、所述第四下拉晶体管、所述第三开关以及所述第四开关的上方；第一数据线，沿所述第一方向并且位于所述第一电源线和所述第二电源线之间；以及第二数据线，沿所述第一方向并且位于所述第一电源线和所述三电源线之间。

根据本发明的另一个方面，还提供了一种存储阵列，包括：

沿列向对准的第一存储单元以及第二存储单元，所述第一存储单元和所述第二存储单元中的每一个均包括：

一对交叉连接的反相器，具有第一输出端以及第二输出端；

第一开关，在所述一对交叉连接的反相器的沿所述列方向的第一侧，并且电连接到所述第一输出端或者所述第二输出端；