[发明专利]用于MOS晶体管的设备和方法

说明书

技术领域

本发明涉及半导体领域，更具体地，本发明涉及一用于MOS晶体管的设备和方法。

背景技术

由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的发展，半导体集成电路(IC)工业经历了迅速的发展。大多数情况下，集成密度的这种发展源于半导体工艺节点的缩小(例如，将工艺节点缩小接近亚20纳米节点)。半导体器件被按比例缩小，从一代到下一代需要新的技术来保持电子部件的性能。例如，为了功率应用而期望晶体管的低栅极漏极电容和高击穿电压。

随着半导体技术的发展，金属氧化物半导体场效应晶体管(MOSFET)已广泛地应用在现今的集成电路中。MOSFET是电压控制器件。当向MOSFET的栅极施加控制电压并且该控制电压大于MOSFET的阈值时，在MOSFET的漏极和源极之间建立起了导电沟道。因此，电流在MOSFET的漏极和源极之间流动。换言之，当控制电压小于MOSFET的阈值时，MOSFET相应地断开。

MOSFET可以包括两个主类别。一种是n沟道MOSFET；另一种是p沟道MOSFET。根据结构的不同，MOSFET可以进一步被分成两个次类别，即，沟槽型功率MOSFET和横向功率MOSFET。

随着工艺节点的持续缩小，MOSFET的物理尺寸按比例缩小。MOSFET的按比例缩小结构可能导致MOSFET的电特性由于短沟道效应而变化。例如，为了获得低导通电阻MOSFET，使用更短的沟道长度来减小导通电阻。然而，这种更短的沟道长度可能导致短沟道效应。更具体地，由于MOSFET的漏极区域和源极区域更为接近，由此可能增大了穿通(punch-through)故障的风险。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：第一导电性的衬底；所述第一导电性的第一区域，形成在所述衬底上方；所述第一导电性的第二区域，形成在所述第一区域中，其中，所述第二区域的掺杂密度高于所述第一区域的掺杂密度；第二导电性的第一漏极/源极区域，形成在所述第二区域中；所述第二导电性的第二漏极/源极区域，形成在所述衬底中并且远离所述第一源极/漏极区域；以及所述第一导电性的拾取区域，形成在所述第二区域中并且邻近所述第一漏极/源极区域。

在所述半导体器件中，还包括：所述第一导电性的主体接触区域，其中，从上向下看去，所述主体接触区域和所述第一漏极/源极区域以交替方式形成。

在所述半导体器件中，所述第一漏极/源极区域与所述主体接触区域的比例在10∶1至大约2∶1的范围内。

在所述半导体器件中，还包括：栅电极，形成在所述第一漏极/源极区域和所述第二漏极/源极区域之间。

在所述半导体器件中，还包括：第一轻掺杂漏极/源极区域，形成为与所述第二区域中的所述第一漏极/源极区域邻近。

在所述半导体器件中，还包括：第二轻掺杂漏极/源极区域，形成为与所述衬底中的所述第二漏极/源极区域邻近，其中，所述第二轻掺杂的漏极/源极区域位于所述栅电极下方。

在所述半导体器件中，还包括：相对于所述栅电极对称的第一轻掺杂漏极/源极区域和第二轻掺杂漏极/源极区域。

在所述半导体器件中，所述第一漏极/源极区域和所述拾取区域由电介质隔离部件分隔开。

在所述半导体器件中，所述拾取区域围绕所述第一漏极/源极区域和所述第二漏极/源极区域。

在所述半导体器件中，所述第一漏极/源极区域是源极；并且所述第二漏极/源极区域是漏极。

根据本发明的另一方面，提供了一种器件，包括：第一导电性的衬底；栅电极，位于所述衬底上方；第一漏极/源极区域和第二漏极/源极区域，在所述衬底中设置在所述栅电极的相对侧，其中，所述第一漏极/源极区域和所述第二漏极/源极区域具有第二导电性；第一掺杂阱，具有所述第一导电性，形成在所述第一漏极/源极区域下方；第二掺杂阱，具有所述第一导电性，形成在所述第一漏极/源极区域下方，其中，所述第一掺杂阱嵌在所述第二掺杂阱中，并且所述第一掺杂阱和所述第二掺杂阱被配置成使得掺杂密度从所述第一漏极/源极区域到所述第二漏极/源极区域逐渐减小；以及所述第一导电性的主体接触区域，形成为与所述衬底中的所述第一漏极/源极区域邻近，其中，从上向下看去，所述主体接触区域和所述第一漏极/源极区域以交替的方式形成。

在所述器件中，还包括：所述第一导电性的主体拾取环，围绕所述第一漏极/源极区域。