[发明专利]具有减少的验证的改进的编程的非易失性存储器和方法

权利要求书

1.一种并行编程非易失性存储器的一组存储器单元的方法，包括：

为存储器单元提供被一组增加的分界阈值（V₁，V₂…V_N）划分为多个阈值子范围的阈值窗口，使得每个子范围代表不同的存储器状态；

在一个编程遍中施加编程电压作为一系列的递增电压脉冲，以将该组存储器单元从擦除的存储器状态并行编程到各自的目标存储器状态；

提供具有从该组中的指定分界阈值V_i偏移了预定余量的值的测试参考阈值，使得当存储器单元被预期为已被编程超过V_i、但是还没有相对于测试参考阈值被验证时，存储器单元将具有拥有预定余量以内的超过V_i的过冲的阈值，并且当存储器单元被预期为已编程超过V_i、并且也已经相对于测试参考阈值被验证时，则存储器单元将具有拥有大于预定余量的超过V_i的过冲的阈值；

在电压脉冲之间相对于测试参考阈值来验证正被编程的该组存储器单元，直到确定正被编程的每个存储器单元的过冲；以及

在该编程遍的后续部分中，减缓曾被确定为具有大于余量的过冲的正被编程的任何存储器单元的编程速率。

2.如权利要求1所述的方法，其中i=1。

3.如权利要求1所述的方法，其中i=2。

4.如权利要求1所述的方法，进一步包括：

标识在V_j处验证正被编程的该组的每个存储器单元的编程脉冲；以及

在该编程遍的后续部分中，从所标识的编程脉冲施加预定数目的另外的编程脉冲到正被编程的该组的各个存储器单元，以将各个存储器单元编程到各个目标状态，预定数目的另外的编程脉冲是所标识的编程脉冲和各个目标状态的函数。

5.如权利要求4所述的方法，其中j=1，并且i≥j。

6.如权利要求1所述的方法，进一步包括：

提供并行访问该组存储器单元的字线；

提供访问该组的各个存储器单元的各个位线；以及其中：

所述编程通过施加编程电压到字线来实现；以及

所述减慢所述任何存储器单元的编程速率包括在所述编程中升高所述任何存储器单元的相应位线上的预定电压。

7.如权利要求1所述的方法，其中：

所述预定余量是包含测试参考阈值的阈值子范围的宽度的一半。

8.如权利要求1所述的方法，其中：

在该编程遍的后续部分中，一旦编程电压已递增到被估计为将存储器单元编程到目标状态的值时，正被编程的存储器单元被禁止进一步的编程。

9.如权利要求1所述的方法，其中：

执行该编程遍的后续部分而不在编程脉冲之间验证。

10.如权利要求1所述的方法，其中：

执行该编程遍的后续部分而不在每个编程脉冲之间验证。

11.一种非易失性存储器，包括：

存储器单元，具有被一组增加的验证阈值（V₁，V₂，…V_N）划分为多个阈值子范围的阈值窗口，使得每个子范围代表不同的存储器状态；

测试参考阈值，具有从该组中的指定分界阈值V_i偏移了预定余量的值，使得当存储器单元被预期为已被编程超过V_i、但是还没有相对于测试参考阈值被验证时，存储器单元将具有拥有预定余量以内的超过V_i的过冲的阈值，并且当存储器单元被预期为已编程超过V_i、并且也已经相对于测试参考阈值被验证时，则存储器单元将具有拥有大于预定余量的超过V_i的过冲的阈值；

读/写电路，用于并行编程和验证一组存储器单元；

所述读/写电路具有以下操作，包括：

在一个编程遍中，施加编程电压作为一系列递增电压脉冲，来将该组的存储器单元从擦除的存储器状态并行编程到各个目标存储器状态；

在电压脉冲之间相对于测试参考阈值来验证正被编程的该组的存储器单元直到确定正被编程的每个存储器单元的过冲；以及

在该编程遍的后续部分中，减缓曾被确定具有大于余量的过冲的正被编程的任何存储器单元的编程速率。