[发明专利]具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件

说明书

技术领域

本发明涉及具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件。

背景技术

当前的高度信息化社会由伴随CMOS微细化的VLSI的高集成化、以及DRAM、NAND闪存等半导体器件的急速发展支撑。通过提高集成密度、即最小加工尺寸的微细化，能够提高电子设备的性能和功能。但是，伴随着微细化，短沟道效应、速度饱和、量子效应等技术问题也变得显著。

为了解决上述问题，如多栅极结构、high-K栅极绝缘膜等这样追求微细化技术的极限的研究得到发展。还存在与这种推进自顶向下的微细化的研究不同的、以新的视点推进研究的领域。作为该研究领域，能够列举单电子电子学、分子纳米电子学。在单电子电子学的情况下，通过在将作为单电子岛的纳米粒子经由双隧道结组装入具有3端子结构的元件中，发现了作为使用栅极调制的器件的功能性，因此，单电子电子学是利用了由被封入电子的单电子岛、双隧道结所产生的量子效应的新的研究领域（非专利文献1）。此外，在分子纳米电子学的情况下，通过将功能性分子组装入元件中而发现了作为器件的功能性，因此，利用了基于分子尺寸的量子效应和分子固有功能的分子纳米电子学也是新的研究领域（非专利文献2和3）。在量子效应中最具代表性的隧道效应是指这样的效应：具有比势垒能量低的能量的电子的波动函数进入势垒中，如果势垒的宽度较窄则以有限的概率穿过势垒。隧道效应作为因器件微细化产生的漏电流的一个原因，是一种令人担忧的现象。单电子·分子纳米电子学是通过较好地控制该量子效应来发挥作为器件功能的研究领域，还被作为国际半导体技术发展路线图（International Technology Roadmap for Semiconductors；ITRS）的2009年度版的新探索元件中的主要技术之一进行了介绍，引起人们的关注（非专利文献4）。

此外，通过将纳米间隙的制造方法、通过该方法制作的纳米间隙电极与由上而下工艺（top-down process）组合，能够制造具有5nm以下的沟道长度的晶体管等仅通过由上而下工艺难以实现的元件。

在创制这样的器件方面，制作能得到与数纳米级的单电子岛·分子电接触这样的结构以及所谓的纳米间隙电极是很重要的。在至今为止公开的纳米间隙电极制作方法中存在各种问题。机械劈裂法（break-junction technique,非专利文献5和6）是通过机械应力使细线断裂的方法，虽然能够达到皮米级的精度，但是并不适合集成化。电迁移法（electromigration technique，非专利文献7和8）虽然是比较简单的方法，但成品率较低、且断线时纳米间隙间存在金属微粒子这些情况大多会成为测量上的问题。即使在其他方法中，也存在所谓的精度较好但不适合集成化、为了防止金的迁移而需要极低温、以及工艺时间较长等问题（非专利文献9～14）。

作为成品率较高的纳米间隙电极的制作方法，本发明人着眼于使用碘酊（iodine tincture）的自催化型无电解镀金法。关于这种镀法，至今为止，本发明人公开了一种在室温中以较高的成品率且简便地制作多个间隙长度为5nm以下的纳米间隙电极的方法（非专利文献15）。图28是表示利用使用了碘酊的自催化型无电解镀金法使纳米间隙长度为5nm以下时的纳米间隙长度的偏差的图。图28的横轴是间隙长度（Gap Separation）nm，纵轴是计数（Counts）。通过该方法得到的纳米间隙长度的标准偏差是1.7nm。

现有技术文献

非专利文献1：F.Kuemmeth,K.I.Bolotin,S.Shi,and D.C.Ralph,Nano Lett.,8,12(2008).

非专利文献2：M.H.Jo,J.E.Grose,K.Baheti,M.Deshmukh,J.J.Sokol,E.M.Rumberger,D.N.Hendrickson,J.R.Long,H.Park,and D.C.Ralph,Nano Letti.,6,2014(2006).

非专利文献3：Y.Yasutake,Z.Shi,T.Okazaki,H.Shinohara,and Y.Majima,Nano Lett.5,1057(2005).

非专利文献4：ITRS Homepage,URL:HYPERLINKhttp://www.itrs.net/http://www.itrs.net/