[发明专利]半导体器件

说明书

技术领域

本发明涉及半导体器件。

背景技术

在由氮化物系化合物半导体的GaN(氮化镓)形成的通道层和由AlGaN形成的阻挡层之间，插入了多层膜的HFET(异质结连接场效应晶体管)已为公知(比如，专利文献1)。以不形成量子能级的厚度将由GaN形成的层和由AlN形成的层进行层积而形成多层膜。

专利文献1日本特开2005-354101号公报

发明内容

发明要解决的问题

通过在通道层和阻挡层之间形成由厚度2nm的AlN形成的层，能防止2维电子气的分布在阻挡层蔓延，能提高载流子的迁移率。可是，由于由GaN形成的通道层、多层膜的由AlN形成的层、多层膜的由GaN形成的层及由AlGaN形成的阻挡层之间的异质结连接而产生晶体的位错。据此，贯通阻挡层的位错数增加。位错因为成为电流的路径，所以在阻挡层上形成的电极和通道层之间的漏泄电流增加。

同时，在通道层和阻挡层之间，如果插入由AlN形成的层的话，则在阻挡层上形成的欧姆电极和通道层之间的接触电阻变高。如以上所述，难以兼具由于载流子的迁移率变高而造成的低表面电阻化和漏泄电流的降低、及欧姆电极的接触电阻的降低。

用于解决问题的方案

本发明的第1方式中，提供半导体器件，其具备：基板；通道层，其设置在基板上，由第1氮化物系化合物半导体构成；阻挡层，其设置在通道层上；第1电极，其设置在阻挡层上；以及第2电极，其设置在通道层的上方，阻挡层具有：势垒层，其设置在通道层上、由比第1氮化物系化合物半导体的带隙能量大的第2氮化物系化合物半导体构成；和量子能级层，其设置在势垒层上、由比第2氮化物系化合物半导体带隙能量小的第3氮化物系化合物半导体构成，形成了量子能级。

需要说明的是，上述的发明概要并非列举出本发明的必要特征的全部，这些的特征群的子组合也能够成为发明。

附图说明

【图1】是本发明的第1实施方式涉及的肖特基势垒二极管(SBD)的剖面图。

【图2】是阻挡层的光致发光光谱。

【图3】是本发明的第2实施方式涉及的SBD的剖面图。

【图4】是本发明的第3实施方式涉及的SBD的剖面图。

【图5】是本发明的第4实施方式涉及的HFET的剖面图。

具体实施方式

以下，通过发明的实施方式说明本发明的(一)侧面，不过，以下的实施方式并不限定权利要求范围所涉及的发明，另外，在实施方式中说明的特征组合并非全部都是发明的解决手段所必须的。

图1是本发明的第1实施方式涉及的SBD100(肖特基势垒二极管)的剖面图。SBD100具备基板110、缓冲层120、通道层130、阻挡层140、绝缘层150、欧姆电极160和肖特基电极170。

通道层130被设置在基板110的上方，由氮化物系化合物半导体构成。通道层130可以由GaN形成。通道层130可以由掺杂了杂质的或无掺杂的GaN构成。通道层130的厚度，譬如是1000nm。阻挡层140是在通道层130上面重复层积势垒层142及量子能级层144而形成的。势垒层142由比形成通道层130的氮化物系化合物半导体的带隙能量大的氮化物系化合物半导体构成。势垒层142可以由AlN形成。量子能级层144由比形成势垒层142的氮化物系化合物半导体的带隙能量小的氮化物系化合物半导体构成。量子能级层144可以由GaN形成。

可以在通道层130上面形成势垒层142。通过通道层130和阻挡层140之间的异质结连接，在通道层130的阻挡层140一侧的界面发生2维电子气。如果带隙能量大的势垒层142接触到通道层130的上面的话，能够防止通道层130的2维电子气扩展到阻挡层140。由此，能够提高在通道层130中的载流子的迁移率。

在势垒层142上形成量子能级层144。势垒层142及量子能级层144的厚度被调整而由势垒层142及量子能级层144形成方势阱的话，则在量子能级层144形成量子能级。因为载流子传递在量子能级层144所形成的量子能级，所以在通道层130和欧姆电极160之间的接触电阻变低。同时，通过形成较薄的势垒层142，而使形成于势垒层142的位错变少。由此，肖特基电极170和通道层130之间的漏泄电流变小。并且，因为较薄地形成势垒层142，所以欧姆电极160和通道层130之间的接触电阻变低。