[实用新型]一种CMOS电路结构、OLED及显示装置

说明书

技术领域

本实用新型涉及电路制造技术领域，尤其涉及一种CMOS电路结构、OLED及显示装置。

背景技术

互补金属氧化物半导体（CMOS，Complementary Metal Oxide Semiconductor）由P型沟道金属氧化物半导体（PMOS，Positive channel Metal Oxide Semiconductor）和N型沟道金属氧化物半导体（NMOS，Negative channel-Metal-Oxide-Semiconductor）共同构成。

目前，一般都是采用低温多晶硅（LTPS，Low Temperature Poly-silicon）技术分别制备CMOS电路中PMOS区域和NMOS区域的半导体层，其制备工艺相对复杂，具体工艺步骤如下：

步骤1：在衬底基板01之上，利用一次构图工艺形成位于PMOS区域A的PMOS半导体层02的图形，以及位于NMOS区域B的NMOS半导体层03的图形，如图1a所示；

其中，PMOS半导体层02和NMOS半导体层03的制备过程具体为：在衬底基板01上形成一层a-Si材料，经过激光晶化后形成的多晶硅材料，然后通过一次构图工艺利用多晶硅形成PMOS半导体层02和NMOS半导体层03的图形。

步骤2：在PMOS半导体层02和NMOS半导体层03上形成栅绝缘层04，并在栅绝缘层04上沉积栅极材料，通过一次构图工艺形成位于PMOS区域A内的PMOS栅极05的图形，以及位于NMOS区域B内的NMOS栅极06的图形，如图1b所示；

步骤3：对PMOS半导体层01进行P型离子掺杂，具体地，在NMOS栅极06上通过一次构图工艺形成覆盖NMOS区域B的掺杂阻挡层07的图形，如图1c；然后，对具有掺杂阻挡层07的衬底基板01注入P型离子，在PMOS半导体层01没有被PMOS栅极05遮挡的区域形成P型掺杂多晶硅，如图1d；在注入P型离子后，剥离掺杂阻挡层07。

步骤4：对NMOS半导体层02进行N型离子掺杂，其具体工艺和P型离子掺杂相同，在此不做详述；

步骤5：对NMOS半导体层依次进行LDD掺杂以及Ch掺杂工艺，由于LDD掺杂以及Ch掺杂工艺与P型离子掺杂工艺类似，在此不做详述；

步骤6：在PMOS栅极和NMOS栅极上利用一次构图工艺形成层间介质层08的图形，如图1e所示；

步骤7：在层间介质层08上利用一次构图工艺形成位于PMOS区域A内的PMOS源漏极09的图形，以及位于NMOS区域B内的NMOS源漏极10的图形，如图1f所示。

具体地，上述CMOS电路在应用于OLED面板时，在完成上述步骤1至步骤7后，还需要执行如下步骤：

步骤8：在PMOS源漏极09和NMOS源漏极10之上利用一次构图工艺形成钝化层11的图形，并在钝化层11上利用一次构图工艺形成平坦层12的图形，如图1g所示；

步骤9：在平坦层上利用一次构图工艺形成作为阳极的像素层的图形，该像素层与PMOS源漏极的源极或漏极电性相连，如图1h所示；

步骤10：在像素层上利用一次构图工艺形成像素限定层的图形，如图1i所示。

在上述利用LTPS工艺制备CMOS电路的过程中，需要使用至少10次以上的光刻胶掩膜板和至少4次以上的掺杂工艺（P型离子掺杂、N型离子掺杂、LDD掺杂以及Ch掺杂），制作流程复杂，生产成本较高，并且，在步骤1中需要将整层的a-Si材料激光结晶化，以得到多晶硅材料，长时间的激光结晶化过程会增加产品的生产成本，并且会降低激光管的使用寿命，也增加了生产成本。

实用新型内容

本实用新型实施例提供了一种CMOS电路结构、OLED及显示装置，用以优化现有技术中的CMOS电路结构并优化其制作工艺流程，降低生产成本。

本实用新型实施例提供的一种CMOS电路结构，具有PMOS区域和NMOS区域，包括：依次位于衬底基板之上的PMOS半导体层、栅绝缘层、PMOS栅极和NMOS栅极、第一层间介质层、NMOS半导体层、第二层间介质层以及PMOS源漏极和NMOS源漏极，其中，

所述PMOS半导体层、PMOS栅极和PMOS源漏极位于PMOS区域内；所述PMOS半导体层由P型掺杂多晶硅材料制成；

所述NMOS半导体层、NMOS栅极和NMOS源漏极位于NMOS区域内；所述NMOS半导体层由氧化物材料制成。

本实用新型实施例提供的一种OLED，包括本实用新型实施例提供的CMOS电路结构。