[发明专利]一种用于驱动功率晶体管的驱动电路

说明书

技术领域

本发明一般地涉及电子电路，更特别地，涉及用于驱动功率晶体管的驱动电路。

背景技术

电源电压是通过电源电路提供给外部负载的。一般来说，电源电路会包括串联的高边功率MOS晶体管(high side power MOS transistor)和低边功率MOS晶体管(low side power MOS transistor)。高边功率MOS晶体管可以耦接在用于接收电源电压的电源端和用于向外部负载提供电源电压的输出端之间。低边功率MOS晶体管可以耦接在所述输出端和用于接收参考电压的参考端之间，其中参考电压低于电源电压。这两种功率MOS晶体管可以被开启或关闭，从而有选择地将电源电压提供给外部负载。

图1所示为用于驱动高边功率PMOS晶体管11的一种传统驱动电路10。如图1所示，高边功率PMOS晶体管11耦接在电源端12和输出端13之间，并且高边功率PMOS晶体管11的栅极耦接到控制端14用于接收操作信号V_op。电阻15耦接在高边功率PMOS晶体管11的栅极和电源端12之间。当操作信号V_op在低电位的时候，高边功率PMOS晶体管11的栅-源电压可以高于其阈值电压，从而高边功率PMOS晶体管11被开启。然而，在电阻15上的大幅度压降可能会产生流过电阻15的电流，这对于对高边功率PMOS晶体管11操作进行控制的内部控制电路将产生不良影响。

图2所示为驱动高边功率PMOS晶体管21的另一传统驱动电路20。如图2所示，高边功率PMOS晶体管21耦接在电源端22和输出端23之间。高边功率PMOS晶体管21的栅极耦接到控制端24用于接收操作信号V_op。驱动电路20还包括电流镜25，该电流镜25包括PMOS晶体管25a和PMOS晶体管25b。具体的，PMOS晶体管25a和25b的栅极以及晶体管25a的漏极通过电阻26耦接到电源端22。PMOS晶体管25a的漏极用于在开关28的控制下从电流源27接收偏置电流，并且PMOS晶体管25b的漏极耦接到高边功率PMOS晶体管21的栅极。电流镜25可以基于来自电压源27的偏置电流而产生一个镜像电流并将该镜像电流提供到高边功率PMOS晶体管21的栅极。

在操作中，当开关28开启的时候，所述偏置电流可以被提供到PMOS晶体管25a的漏极，从而使得PMOS晶体管25b被开启。因此，高边功率PMOS晶体管21的栅极可以被拉高到接近于电源电压的电位，从而使得高边功率PMOS晶体管21被关闭。由上可知，驱动电路20需要一个偏置电流以关闭高边功率PMOS晶体管21，这个偏置电流会显著的增加驱动电路20的关闭功耗。

当开关28被关闭的时候，PMOS晶体管25b的栅极电位被升高到电源电压从而导致PMOS晶体管25b被关闭。在这样的情况下，高边功率PMOS晶体管21的操作完全由操作信号V_op决定。

图3所示为另一种用于驱动高边功率PMOS晶体管31的传统驱动电路30。如图3所示，高边功率PMOS晶体管31耦接在电源端32和输出端33之间。高边功率PMOS晶体管31的栅极耦接到控制端34用于接收操作信号V_op。驱动电路30包括耦接在电源端32和高边功率PMOS晶体管31的栅极之间的双极晶体管35。电阻36耦接在双极晶体管35的基极和集电极之间。双极晶体管35的基极和电阻36的一端经过开关38耦接到电流源37。

在操作中，当开关38被开启的时候，电流源37向电阻36提供一个偏置电流，双极晶体管35工作在准基极-集电极相连的状态，从而使得高边功率PMOS晶体管31的栅-源电压被钳位在低于双极晶体管35的基极-发射极电压的位置。因此，在这种情况下如果双极晶体管35的阈值电压低于高边功率PMOS晶体管31的阈值电压，则高边功率PMOS晶体管31将被关闭。然而，双极晶体管35的制造工艺可能会对高边功率PMOS晶体管31的关闭状态产生不良影响。另外，当高边功率PMOS晶体管31处于高温条件下时，高边功率PMOS晶体管31可能会工作在亚阈值状态。因此，由于高边功率PMOS晶体管31颇高的漏电流的存在，驱动电路30的功耗可能被显著提高。

发明内容

由于存在上述问题，就需要一种用于驱动功率晶体管的驱动电路，这种驱动电路有着较低的功耗，并且在工艺上的兼容性也有所提高，并且对于耦接到功率晶体管栅极并且用于控制该功率晶体管操作的内部控制电路也不会产生影响。