[发明专利]提高闪存中控制栅极对浮栅耦合系数的方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种提高闪存中控制栅极对浮栅耦合系数的方法。

背景技术

闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。

图1示意性地示出了根据现有技术的闪存分栅结构。

如图1所示，根据现有技术的闪存分栅结构包括依次布置在硅片有源区1上的栅极氧化物层2、浮栅层3、控制栅极氧化物层4和控制栅极层5。

在图1中，浮栅和控制栅都是平面结构，因为浮栅和控制栅间的氧化物层4一般比浮栅的氧化物层2要厚，所以控制栅对浮栅的耦合系数一般小于50％，这样在擦除和编程的时候，控制栅上需要加较高的电压，以耦合足够的电压到浮栅上实现操作。

因此，希望能够提供一种能够有效提高闪存中控制栅极对浮栅耦合系数的方法，从而能够降低擦除和编程操作时控制栅上所需的电压。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效提高闪存中控制栅极对浮栅耦合系数的方法。

为了实现上述技术目的，根据本发明的第一方面，提供了一种提高闪存中控制栅极对浮栅耦合系数的方法，其包括：浮栅层形成步骤，用于在硅片的有源区两侧形成高于有源区表面的浅沟槽隔离，并在有源区表面上依次形成栅极氧化物层和浮栅层；附加层形成步骤，用于在浮栅层表面以及浅沟槽隔离表面形成附加层；侧壁隔离物形成步骤，用于刻蚀附加层，从而在浅沟槽隔离的侧壁上形成侧壁隔离物；浮栅层刻蚀步骤，用于利用侧壁隔离物对浮栅层进行刻蚀，从而在浮栅层中形成凹槽；侧壁隔离物去除步骤，用于去除侧壁隔离物。

优选地，附加层是通过CVD沉积(化学气相沉积)形成的氧化物层。

优选地，通过干法刻蚀执行侧壁隔离物形成步骤。

优选地，在侧壁隔离物去除步骤中，在去除侧壁隔离物之后，还可以采用各向同性蚀刻对浮栅层中的凹槽进行角部圆化处理。

在根据本发明第一方面的提高闪存中控制栅极对浮栅耦合系数的方法中，由于通过浮栅层中的凹槽增大了浮栅层的实际表面积，也就是增大了控制栅和浮栅间的耦合电容，所以提高了控制栅极对浮栅耦合系数，并且整个步骤可以整合至堆叠栅闪存的制造工艺中，不会增加新的掩膜。

根据本发明的第二方面，提供了一种提高闪存中控制栅极对浮栅耦合系数的方法，其包括：浮栅层形成步骤，用于在硅片的有源区两侧形成高于有源区表面的浅沟槽隔离，并在有源区表面上依次形成栅极氧化物层和浮栅层；附加层形成步骤，用于在浮栅层表面以及浅沟槽隔离表面形成附加层；侧壁隔离物形成步骤，用于刻蚀附加层，从而在浅沟槽隔离的侧壁上形成侧壁隔离物；硅外延步骤，用于在侧壁隔离物之间的凹进部中填充硅；侧壁隔离物去除步骤，用于去除侧壁隔离物，从而在浮栅层上形成硅突出部。

优选地，附加层是通过CVD沉积形成的氧化物层。

优选地，通过选择性外延执行硅外延步骤。

优选地，在侧壁隔离物去除步骤中，在去除侧壁隔离物之后，还可以采用各向同性蚀刻对硅突出部进行角部圆化处理。

这样，在根据本发明第二方面的提高闪存中控制栅极对浮栅耦合系数的方法中，由于通过浮栅层上的硅突出部增大了浮栅层的实际表面积，也就是增大了控制栅和浮栅间的耦合电容，所以提高了控制栅极对浮栅耦合系数，并且整个步骤可以整合至堆叠栅闪存的制造工艺中，不会增加新的掩膜。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据现有技术的闪存分栅结构。

图2示意性地示出了根据本发明第一实施例和第二实施例的提高闪存中控制栅极对浮栅耦合系数的方法的浮栅层形成步骤。

图3示意性地示出了根据本发明第一实施例的和第二实施例的提高闪存中控制栅极对浮栅耦合系数的方法的附加层形成步骤。

图4示意性地示出了根据本发明第一实施例的和第二实施例的提高闪存中控制栅极对浮栅耦合系数的方法的侧壁隔离物形成步骤。

图5示意性地示出了根据本发明第一实施例的提高闪存中控制栅极对浮栅耦合系数的方法的浮栅层刻蚀步骤。

图6示意性地示出了根据本发明第一实施例的提高闪存中控制栅极对浮栅耦合系数的方法的侧壁隔离物去除步骤。