[发明专利]闪存存储单元及其制备方法

说明书

技术领域

本发明涉及半导体器件及其制造技术领域，具体而言，涉及一种闪存存储单元及其制备方法。

背景技术

目前极大规模集成电路工艺分辨率已将发展到0.18微米以下，即深度对宽度或直径的比例越来越大，金属和半导体的接触窗也越来越小，接触窗的制作工艺成为最大的难点之一。

为了克服越来越小的线宽以及防止接触窗发生对准失误，许多半导体元件通常会采用自对准接触窗的设计。特别是在闪存元件中，将基底中的源极/漏极与形成在基底上方的位线电性连接，通常使用自对准接触窗的设计，自对准接触窗形成在相邻的两个栅极结构之间。通常闪存存储单元包括设置在衬底上的栅极结构以及设置在栅极结构之间的接触窗，其中，栅极结构包括中心结构及设置在中心结构两侧的侧壁层，中心结构包括从下至上依次设置在所述衬底上的浮栅、绝缘层、及控制栅。然而，在闪存的制造工艺中，在高密度储存单元区域，采用自对准的方法制作接触窗，由于接触窗较小，或刻蚀程度控制不精确，在接触窗的制备过程中也会造成栅极侧壁层一定程度的缺失，暴露出部分控制栅，从而造成接触窗与控制栅之间发生短路。

发明内容

本发明旨在提供一种闪存存储单元及其制备方法，以解决现有技术中在自对准的方法制作接触窗的过程中容易造成接触窗与控制栅之间发生短路的技术问题。

为了实现上述目的，根据本发明的一个方面，提供了一种闪存存储单元的制备方法。该方法包括在衬底上形成栅极结构及在栅极结构之间形成接触窗，接触窗的制备包括以下步骤：在具有栅极结构的衬底上沉积形成夹层介电层及光刻胶；以光刻胶为掩膜刻蚀栅极结构之间的夹层介电层至第一高度位置，并使栅极结构之间残留有部分夹层介电层；然后沉积形成隔离层；刻蚀去除栅极结构之间的隔离层及残留的夹层介电层；以及在栅极结构之间填充导电材料形成接触窗。

进一步地，栅极结构包括中心结构及设置在中心结构两侧的侧壁层，中心结构包括从下至上依次设置在衬底上的浮栅、绝缘层、及控制栅，第一高度位置位于控制栅下表面所在的水平面以下。

进一步地，隔离层通过沉积介电材料形成。

进一步地，介电材料为氮化硅、氧化硅、或氮氧化硅。

进一步地，隔离层的厚度为100~200埃。

进一步地，隔离层通过化学气相沉积、等离子体增强化学气相沉淀、和/或高密度等离子化学气相沉淀形成。

进一步地，形成接触窗的导电材料为钨。

根据本发明的另一个方面，提供一种闪存存储单元。该闪存存储单元包括设置在衬底上的栅极结构以及设置在栅极结构之间的接触窗，其中，栅极结构包括中心结构及设置在中心结构两侧的侧壁层，中心结构包括从下至上依次设置在衬底上的浮栅、绝缘层、及控制栅，侧壁层对应控制栅的外侧设置有隔离层。

进一步地，隔离层由介电材料形成。

进一步地，介电材料为氮化硅、氧化硅或氮氧化硅。

进一步地，隔离层的厚度为100~200埃。

应用本发明的技术方案，在接触窗的制备过程中栅极结构之间的夹层介电层分步去除，且首先将该部分的夹层介电层刻蚀至第一高度位置，并使栅极结构之间残留有部分夹层介电层，沉积形成隔离层。该隔离层的存在将保护侧壁层不会在接触窗的制备过程中被刻蚀过度，从而避免了接触窗与控制栅之间发生短路的现象。另外，由于首次刻蚀后栅极结构之间还残留有部分夹层介电层，这样在后续步骤中刻蚀去除栅极结构之间的隔离层时，残留有部分夹层介电层可以保护衬底不会被过度刻蚀损伤。

附图说明

构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1至图6示出了根据本发明实施例的闪存存储单元的制备流程图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。