[发明专利]闪存的存储单元的形成方法有效
申请号: | 201210559697.7 | 申请日: | 2012-12-20 |
公开(公告)号: | CN103035575A | 公开(公告)日: | 2013-04-10 |
发明(设计)人: | 奚裴;张振兴 | 申请(专利权)人: | 上海宏力半导体制造有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/28 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 上海市浦东新*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 闪存 存储 单元 形成 方法 | ||
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种闪存的存储单元的形成方法。
背景技术
在现有的集成电路中,存储器件已成为一种重要器件。在目前的存储器件中,闪存(Flash Memory)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息;且具有集成度高、存取速度快、易于擦除和重写等优点,因而在微机、自动化控制等多项领域得到了广泛的应用。
现有的闪存的存储单元如图1所示,包括:半导体衬底10;位于所述半导体衬底10表面的第一绝缘层11;覆盖部分第一绝缘层11表面的浮栅层12,所述第一绝缘层11和浮栅层12内具有暴露出半导体衬底10的开口(未标识);位于所述浮栅层12顶部表面、且覆盖所述开口侧壁的侧墙13;位于所述开口底部的半导体衬底10表面、且覆盖所述侧墙13部分表面的源线层14,所述源线层14的表面不高于所述侧墙13的顶部;位于第一绝缘层11表面,且覆盖所述侧墙13未被源线层14覆盖一侧侧壁的字线层15,所述字线层15的顶部不高于所述侧墙13的顶部,且所述字线层15与浮栅层12之间通过第二绝缘层16相互隔离;位于所述源线层14下方的半导体衬底10内的源区(未标识)。其中,所述浮栅层12与字线层15相邻一侧的侧壁与所述浮栅层12的顶部表面构成顶端19,所述顶端19能够用于控制擦除(Erase)。
然而,现有技术所形成的闪存的存储单元性能较差,编程速率或存储容量较低。
更多闪存器件的结构或形成方法的相关资料请参考公开号为US2008/0108193的美国专利文件。
发明内容
本发明解决的问题是提供一种闪存的存储单元的形成方法,改善所形成的闪存的存储单元的性能。
为解决上述问题,本发明提供一种闪存的存储单元的形成方法,包括:提供半导体衬底,所述半导体衬底表面具有第一介质层、位于第一介质层表面的浮栅层、以及位于浮栅层表面的第二介质层;在所述第二介质层内形成第一开口、以及与所述第一开口的底部贯通的第二开口,所述第一开口的侧壁垂直于半导体衬底表面,所述第二开口暴露出浮栅层表面,所述第二开口的顶部尺寸与所述第一开口的底部尺寸相同,所述第二开口的侧壁相对于半导体衬底表面具有第二角度,且所述第二开口的顶部尺寸大于所述第二开口的底部尺寸;以所述第二介质层为掩膜,采用各向同性的刻蚀工艺刻蚀所述第二开口底部的部分厚度的浮栅层,在所述浮栅层内形成第三开口;在所述第三开口底部的部分浮栅层表面形成覆盖所述第一开口、第二开口和第三开口的侧壁的第一侧墙;以所述第一侧墙和第二介质层为掩膜,采用各项异性的干法刻蚀工艺刻蚀所述浮栅层和第一介质层直至暴露出半导体衬底为止,形成第四开口,并在所述第四开口的侧壁表面形成第二侧墙;在所述第四开口底部的部分半导体衬底表面形成覆盖所述第二侧墙和部分第一侧墙表面的源线层,所述源线层的表面不高于所述第一侧墙的顶部,所述源线层表面具有掩膜层;在形成所述源线层和掩膜层之后,去除所述第二介质层,并以所述第一侧墙和掩膜层为掩膜,采用各向异性的干法刻蚀工艺刻蚀所述浮栅层,直至暴露出第一介质层为止;在刻蚀所述浮栅层之后,在所述第一介质层表面形成字线层,所述字线层覆盖所述第一侧墙未被源线层覆盖一侧的部分侧壁表面,且所述字线层低于所述第一侧墙的顶部。
可选的,所述第一开口的深度大于0埃,小于等于500埃。
可选的,还包括:所述第一开口的侧壁相对于半导体衬底表面具有第一角度,且所述第一开口的顶部尺寸大于或等于底部尺寸。
可选的,所述第一角度为88度~90度。
可选的,所述第二开口的深度为3000埃~4500埃。
可选的,所述第二角度为83度~87度。
可选的,所述第一开口和第二开口的形成工艺包括:采用第一次各向异性的干法刻蚀工艺刻蚀所述第二介质层表面,在所述第二介质层内形成第一开口;采用第二次各向异性的干法刻蚀工艺刻蚀所述第一开口的底部的第二介质层直至暴露出所述浮栅层表面为止,形成第二开口。
可选的,所述字线层的形成工艺包括:在所述第一介质层和掩膜层表面、以及第一侧墙层的侧壁表面沉积字线薄膜;采用各向异性的干法刻蚀工艺刻蚀所述字线薄膜直至暴露出第一介质层表面为止。
可选的,所述源线层的形成工艺包括:在所述第二介质层的表面、以及所述第一侧墙和第二侧墙的侧壁表面沉积源线薄膜;去除位于所述第二介质层表面的源线薄膜。
可选的,所述浮栅层、源线层和字线层的材料为多晶硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司,未经上海宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210559697.7/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造