[发明专利]存储器访问处理方法及控制器

说明书

技术领域

本发明实施例涉及通信技术，尤其涉及一种存储器访问处理方法及控制器。

背景技术

随着网络设备的速率越来越高，板级信号完整性(SI)/电源完整性(PI)设计难度大，对存储器的带宽要求越来越高。

现有技术中，动态随机存储器(Dynamic Random Access Memory，简称DRAM)为一种常见的系统内存，由于DRAM中电容的电荷每过一段时间就会丢失，因而只能将数据保存很短的时间，为了保存数据，需要对DRAM进行周期性刷新操作，即对DRAM进行电荷补充。

发明人在实现本发明实施例的过程中发现，现有技术中对DRAM进行刷新操作、读操作或写操作等，都要占用同一接口，在进行刷新操作时，不能同时进行读操作或写操作，且执行刷新操作后，需要经过一定时间才可以进行读操作或写操作，因而对DRAM进行周期性刷新会占用较大存储器的带宽，造成读操作和写操作的延迟。

发明内容

本发明实施例提供一种存储器访问处理方法及控制器，用于解决动态随机存储器DRAM周期性刷新占用较大存储器带宽，造成读操作或写操作延迟的问题。

本发明第一方面提供一种存储器刷新处理方法，包括：

采用计数器对动态随机存储器DRAM的每一行在相邻两次访问之间的时间进行计时，获取计时结果T₁；

若与所述DRAM的一行对应的时间T₁大于所述DRAM的刷新周期T₂，则对该行进行访问处理，以对该行进行刷新。

结合第一方面，在第一方面第一种可能的实施方式中，所述计数器具体为：带有片内随机存储器IRAM的计数器。

结合第一方面第一种可能的实施方式，在第一方面第二种可能的实施方式中，所述IRAM包括至少一个静态随机存储器SRAM单元，其中，每一个SRAM单元用于存储所述DRAM的一行对应的计时结果T₁。

结合第一方面至第一方面第二种可能的实施方式中任一项，在第一方面第三种可能的实施方式中，所述采用计数器对DRAM的每一行在相邻两次访问之间的空闲时间进行计时，获取计时结果T₁之后，还包括：

根据所述计时结果T₁获取访问频率最高的DRAM行，将该行对应的存储内容写入IRAM中，以优化访问方式。

结合第一方面至第一方面第二种可能的实施方式中任一项，在第一方面第四种可能的实施方式中，所述采用计数器对DRAM的每一行在相邻两次访问之间的空闲时间进行计时，获取计时结果T₁之后，还包括：

根据所述计时结果T₁获取在预设时间之后仍不被访问的DRAM行，屏蔽对该DRAM行的访问操作，以优化访问方式。

结合第一方面至第一方面第四种可能的实施方式中任一项，在第一方面第五种可能的实施方式中，所述访问包括：对所述DRAM进行读操作或写操作。

本发明实施例第二方面提供一种控制器，包括：

计时模块，用于采用计数器对动态随机存储器DRAM的每一行在相邻两次访问之间的时间进行计时，获取计时结果T₁；

刷新模块，用于若与所述DRAM的一行对应的时间T₁大于所述DRAM的刷新周期T₂，则对该行进行访问处理，以对该行进行刷新。

结合第二方面，在第二方面第一种可能的实施方式中，所述计时模块采用的计数器具体为：带有片内随机存储器IRAM的计数器。

结合第二方面第一种可能的实施方式，在第二方面第二种可能的实施方式中，所述IRAM包括至少一个静态随机存储器SRAM单元，其中，每一个SRAM单元用于存储所述DRAM的一行对应的计时结果T₁。

结合第二方面至第二方面第二种可能的实施方式中任一项，在第二方面第三种可能的实施方式中，所述控制器还包括：

读写模块，用于根据所述计时结果T₁获取访问频率最高的DRAM行，将该行对应的存储内容写入IRAM中，以优化访问方式。

结合第二方面至第二方面第二种可能的实施方式中任一项，在第二方面第四种可能的实施方式中，所述控制器还包括：

屏蔽模块，用于根据所述计时结果T₁获取在预设时间之后仍不被访问的DRAM行，屏蔽对该DRAM行的访问操作，以优化访问方式。