[发明专利]分频器及具有该分频器的频率合成电路无效
申请号: | 201210546783.4 | 申请日: | 2012-12-14 |
公开(公告)号: | CN103731143A | 公开(公告)日: | 2014-04-16 |
发明(设计)人: | 陈瑞斌 | 申请(专利权)人: | 成一电子股份有限公司 |
主分类号: | H03L7/18 | 分类号: | H03L7/18 |
代理公司: | 上海一平知识产权代理有限公司 31266 | 代理人: | 须一平 |
地址: | 中国台湾新竹市新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 分频器 具有 频率 合成 电路 | ||
1.一种分频器,其特征在于其包含:
一个第一分频模块,适用于接收一个时钟信号及一个第一控制信号,且根据该时钟信号及该第一控制信号产生一个第一生成信号,当该第一控制信号表示一个第一状态时,该第一生成信号的频率是该时钟信号的频率的1/2,当该第一控制信号表示一个第二状态时,该第一生成信号的频率是该时钟信号的频率的1/3;及
一个第二分频模块,电连接到该第一分频模块以接收该第一生成信号,并适用于接收一个第二控制信号及一个第三控制信号,且根据该第一生成信号、该第二控制信号及该第三控制信号产生一个第二生成信号,当该第二控制信号及该第三控制信号表示一个第三状态时,该第二生成信号的频率相同于该第一生成信号的频率,当该第二控制信号及该第三控制信号表示一个第四状态时,该第二生成信号的频率是该第一生成信号的频率的1/2,当该第二控制信号及该第三控制信号表示一个第五状态时,该第二生成信号的频率是该第一生成信号的频率的1/3,当该第二控制信号及该第三控制信号表示一个第六状态时,该第二生成信号的频率是该第一生成信号的频率的1/4。
2.如权利要求1所述的分频器,其特征在于:还包含一个第三分频模块,该第三分频模块电连接到该第二分频模块以接收该第二生成信号,并根据该第二生成信号产生一个第一输出信号及一个第二输出信号,该第一输出信号及该第二输出信号中的每一者的频率是该第二生成信号的频率的1/4,且该第一输出信号及该第二输出信号间的相位差为90度。
3.如权利要求1所述的分频器,其特征在于该第一分频模块包括:
一个第一分频单元,适用于接收该时钟信号及该第一控制信号,且根据该第一控制信号对该时钟信号分频,以产生一个第一分频信号及一个第二分频信号,当该第一控制信号表示该第一状态时,该第一分频信号的频率是该时钟信号的频率的1/2,当该第一控制信号表示该第二状态时,该第二分频信号的频率是该时钟信号的频率的1/3;
一个第一缓冲单元,电连接到该第一分频单元以接收该第一分频信号,并缓冲该第一分频信号以产生一个第一缓冲信号;
一个第二缓冲单元,电连接到该第一分频单元以接收该第二分频信号,并缓冲该第二分频信号以产生一个第二缓冲信号;及
一个第一多任务单元,电连接到该第一缓冲单元及该第二缓冲单元以分别接收该第一缓冲信号及该第二缓冲信号,并适用于接收该第一控制信号,且根据该第一控制信号输出该第一缓冲信号及该第二缓冲信号中的一者作为该第一生成信号,当该第一控制信号表示该第一状态时,该第一缓冲信号被输出,当该第一控制信号表示该第二状态时,该第二缓冲信号被输出。
4.如权利要求3所述的分频器,其特征在于:该第二缓冲单元还进行工作比调整,以使该第二缓冲信号的工作比为50%。
5.如权利要求1所述的分频器,其特征在于该第二分频模块包括:
一个第二分频单元,电连接到该第一分频模块以接收该第一生成信号,并适用于接收该第二控制信号及该第三控制信号,且根据该第二控制信号及该第三控制信号对该第一生成信号分频,以产生一个第三分频信号及一个第四分频信号,当该第二控制信号及该第三控制信号表示该第四状态时,该第三分频信号的频率是该第一生成信号的频率的1/2,当该第二控制信号及该第三控制信号表示该第五状态时,该第四分频信号的频率是该第一生成信号的频率的1/3,当该第二控制信号及该第三控制信号表示该第六状态时,该第三分频信号的频率是该第一生成信号的频率的1/4;
一个第三缓冲单元,电连接到该第二分频单元以接收该第三分频信号,并缓冲该第三分频信号以产生一个第三缓冲信号;
一个第四缓冲单元,电连接到该第二分频单元以接收该第四分频信号,并缓冲该第四分频信号以产生一个第四缓冲信号;及
一个第二多任务单元,电连接到该第一分频模块以接收该第一生成信号,电连接到该第三缓冲单元及该第四缓冲单元以分别接收该第三缓冲信号及该第四缓冲信号,并适用于接收该第二控制信号及该第三控制信号,且根据该第二控制信号及该第三控制信号输出该第一生成信号、该第三缓冲信号及该第四缓冲信号中的一者作为该第二生成信号,当该第二控制信号及该第三控制信号表示该第三状态时,该第一生成信号被输出,当该第二控制信号及该第三控制信号表示该第四状态时,该第三缓冲信号被输出,当该第二控制信号及该第三控制信号表示该第五状态时,该第四缓冲信号被输出,当该第二控制信号及该第三控制信号表示该第六状态时,该第三缓冲信号被输出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成一电子股份有限公司,未经成一电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210546783.4/1.html,转载请声明来源钻瓜专利网。