[发明专利]一种SJ-IGBT器件结构及其制作方法

说明书

技术领域

本发明介绍了一种SJ-IGBT器件结构，属于微电子与固体电子学技术领域。

背景技术

功率集成电路有时也称高压集成电路，是现代电子学的重要分支，可为各种功率变换和能源处理装置提供高速、高集成度、低功耗和抗辐照的新型电路，广泛应用于电力控制系统、汽车电子、显示器件驱动、通信和照明等日常消费领域以及国防、航天等诸多重要领域。其应用范围的迅速扩大，对其核心部分的高压器件也提出了更高的要求。

对功率器件MOSFET而言，在保证击穿电压的前提下，必须尽可能地降低器件的导通电阻来提高器件性能。但击穿电压和导通电阻之间存在一种近似平方关系，形成所谓的“硅限”。为了解决这一矛盾，前人提出了基于三维RESURF技术的漂移区由P、N柱相间构成的超结结构（SJ）用于优化高压器件的漂移区电场分布。该结构在保持导通电阻不变的前提下，提高击穿电压，打破传统功率MOS器件理论的极限。该技术的理论基础是电荷补偿理论，当漂移区施加电压达到一定值时，漂移区达到完全耗尽，电场分布更加均匀，提高了器件的抗击穿能力。在保证击穿电压不变的前提下，可以大幅提高漂移区的掺杂浓度，减小导通电阻。超结结构的提出打破了传统功率MOSFET器件的“硅极限” 。

SJ结构形成在器件的漂移层中，该漂移层包括N导电类型柱（column）（N柱）和P导电类型柱（column）（P柱）。N柱和P柱构成作为一对SJ结构的单元，从而多对N柱和P柱提供SJ结构。SJ结构最初应用于垂直VDMOS器件，后来扩展到横向LDMOS器件。横向结构更有利于新一代的高密度功率集成应用，是当代功率器件研究的热点。但是超结结构用于横向器件也带来了新的问题。第一，理想的能完全耗尽的p、n柱区工艺上难于形成。第二，衬底参与超结柱区的耗尽导致衬底辅助耗尽效应，而且耗尽层的宽度在器件的漏端到源端方向的不同位置不等，这就带来了漂移区电场分布不均的问题，需要对器件制作工艺和结构进行优化。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SJ-IGBT器件结构的制备方法，用于解决现有技术中漂移区电场分布不均的问题。

为实现上述目的及其他相关目的，本发明提供一种SJ-IGBT器件结构的制备方法，该方法包括以下步骤：

提供一衬底；

在该衬底上形成漂移区并在该漂移区预设源端和漏端；

提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；

将该掩膜版放置于所述漂移区之上，掩膜版和该漂移区左侧平齐，

自上述第一窗口向所述漂移区进行N型离子注入；

退火，在该漂移区形成沿源端到漏端方向N型载流子浓度呈线性增加的N型漂移区；

提供一设有若干第二窗口的第二掩膜版；所述第二窗口的左侧自与源端相邻的位置，即与第一掩膜版的第一个遮挡部左侧平齐起始，截止于所述漏端附近，但是离漏端有一定的距离

自该第二窗口向所述N型漂移区采用三次能量和剂量依次减小的方式进行P型离子注入，形成间隔的P柱和N柱；且P柱不和漏端相连；

最后形成沟道、源区、漏区和栅区域。

优选地，所述退火时间为600～1000分钟。所述退火温度为1000～1400度。

优选地，所述P型离子注入的三次剂量总和为N型离子注入的1.5-2.5倍，优选2倍。

优选地，所述衬底为硅或SOI。

优选地，所述漏区为重掺杂P。

本发明还提供一种SJ-IGBT器件结构，该结构包括衬底；位于该衬底上的漂移区；位于该漂移区上方的栅区域、位于该漂移区两端的源端、漏端以及位于该源端和漏端之间间隔设置的若干P柱和N柱；且P柱不和漏端相连；所述P柱和N柱纵长方向与源、漏区纵长方向垂直；所述N柱沿源端到漏端方向离子浓度呈线性增加。

优选地，所述衬底为硅或SOI。所述栅区域包括栅介质层以及位于栅介质层上的栅极。

传统超结器件漂移区中交替存在的P和N柱区，为了提高耐压，要求N柱区和P柱区达到电荷平衡，在器件反向耐压时漂移区实现全耗尽，但是由于存在衬底辅助耗尽效应，引起P型柱区出现剩余电荷，本发明采用线性漂移区的N柱区取代传统的均匀分布的N型漂移区。可以有效的消除衬底辅助耗尽效应，提高器件的击穿电压。