[发明专利]一种用于厚膜混合集成电路的成膜工艺在审
| 申请号： | 201210530145.3 | 申请日： | 2012-12-11 |
| 公开（公告）号： | CN103871835A | 公开（公告）日： | 2014-06-18 |
| 发明（设计）人： | 王嵘;孙元鹏;方先华;万帮卫;杨秉谋;方彬彬 | 申请（专利权）人： | 深圳市振华微电子有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02 |
| 代理公司： | 深圳中一专利商标事务所 44237 | 代理人： | 张全文 |
| 地址： | 518000 广东省深圳市南山区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 用于 混合 集成电路 工艺 | ||
【权利要求书】：
1.一种用于厚膜混合集成电路的成膜工艺，包括以下步骤：
在无机基板表面印刷银导体浆料，烘干；
在烘干后的银导体浆料上印刷金导体浆料，烘干；
将印刷有银导体浆料和金导体浆料的无机基板进行烧结处理。
2.如权利要求1所述的用于厚膜混合集成电路的成膜工艺，其特征在于，所述无机基板为氧化铝基板或氮化铝基板。
3.如权利要求1所述的用于厚膜混合集成电路的成膜工艺，其特征在于，所述无机基板为氧化铝基板，且所述印刷银导体浆料后的烘干温度为230±5℃，所述印刷金导体浆料后的烘干温度为230±5℃。
4.如权利要求1所述的用于厚膜混合集成电路的成膜工艺，其特征在于，所述无机基板为氮化铝基板，且所述印刷银导体浆料后的烘干温度为150±5℃，所述印刷金导体浆料后的烘干温度为150±5℃。
5.如权利要求1所述的用于厚膜混合集成电路的成膜工艺，其特征在于，所述烧结处理的温度为850±5℃。
6.如权利要求1所述的用于厚膜混合集成电路的成膜工艺，其特征在于，所述银导体浆料的印刷和所述金导体浆料的印刷为丝网印刷。
7.如权利要求1所述的用于厚膜混合集成电路的成膜工艺，其特征在于，所述银导体浆料中银含量在99%以上，所述金导体浆料中金含量在99%以上。
8.一种厚膜混合集成电路制备方法，包括如权利要求1-7中任一项所述的成膜工艺。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市振华微电子有限公司，未经深圳市振华微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210530145.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：扭矩检测装置
- 下一篇：一种用于无线充电器的高性能低成本温度检测方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
