[发明专利]一种用于厚膜混合集成电路的成膜工艺

说明书

技术领域

本发明属于集成电路技术领域，尤其涉及一种用于厚膜混合集成电路的成膜工艺。

背景技术

集成电路按其功能不同可分为模拟集成电路和数字集成电路两大类；按制作工艺又可以分为半导体集成电路、膜集成电路和混合集成电路三类。而其中混合集成电路又可分为两种：一种是薄膜混合集成电路，它是利用真空喷射法的薄膜技术制成；另一种是厚膜混合集成电路，是应用丝网印刷厚膜技术制成，所谓薄膜是指1μm左右的膜层厚度，厚膜是指10-25μm的膜层厚度。

从上世纪六十年代开始，厚膜混合集成电路就以其元件参数范围广、精度和稳定度高、电路设计灵活性大、研制生产周期短、适合于多种小批量生产等特点，业已成为集成电路的一个重要组成部分，广泛应用于电控设备系统中，对电子设备的微型化起到了重要的推动作用。

厚膜导体是厚膜混合集成电路中的一个重要组成部分，在电路中起有源器件的互连线、多层布线、电容器电极、外贴元器件的引线焊区、电阻器端头材料、低阻值电阻器、厚膜微带等作用。因此厚膜导体的制备，即基板的成膜工艺是厚膜混合集成电路的制备过程中最重要的工艺。

现有的用于厚膜混合集成电路的成膜工艺通常采用两次烧结的方案，此种方案得到的成膜基板上两种材料不能很好的融合，容易掉膜，影响厚膜混合集成电路的产品质量。

发明内容

本发明实施例的目的在于提供一种用于厚膜混合集成电路的成膜工艺，旨在解决现有成膜工艺中银导体和金导体融合差，搭接处附着力弱的问题。

本发明实施例是这样实现的，一种用于厚膜混合集成电路的成膜工艺，包括以下步骤：

在无机基板表面印刷银导体浆料，烘干；

在烘干后的银导体浆料上印刷金导体浆料，烘干；

将印刷有银导体浆料和金导体浆料的无机基板进行烧结处理。

本发明实施例还提供一种厚膜混合集成电路制备方法，该方法包括上述用于厚膜混合集成电路的成膜工艺。

本发明实施例的一种用于厚膜混合集成电路的成膜工艺，克服了现有技术中银导体烧结后与金导体不能很好融合且烧结后容易掉膜的缺陷，改善了银导体和金导体的结合强度，增强了银导体与金导体搭接处的附着力，同时简化了制备厚膜混合集成电路的工艺，节省了生产成本，提高了生产效率。

附图说明

图1显示了本发明实施例1制备的成膜基板；

图2显示了本发明对比实施例1制备的成膜基板；

图3是本发明实施例制备的成膜基板的附着力检测操作示意图；

图4为本发明实施例1制备的成膜基板的附着力检测结果；

图5为本发明对比实施例1制备的成膜基板的附着力检测结果。

具体实施方式

为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例提供一种用于厚膜混合集成电路的成膜工艺，包括以下步骤：

在无机基板表面印刷银导体浆料，烘干；

在烘干后的银导体浆料上印刷金导体浆料，烘干；

将印刷有银导体浆料和金导体浆料的无机基板进行烧结处理。

在具体实施例中，上述印刷银导体浆料步骤中的无机基板为氧化铝基板或氮化铝(ALN)基板。在厚膜混合集成电路中基板发挥承载、绝缘、导热散热的作用。氧化铝基板含有90%～96%的氧化铝，有较好的传导性、机械强度和耐高温性电性能、机械强度及表面光洁度都十分优良。氮化铝基板具有优越的热传导性、高绝缘性和接近于硅（Si）的热膨胀率等特点。

上述银导体浆料和金导体浆料的印刷为丝网印刷，集成电路的印刷图像是微型的，丝网印刷可实现该微型印刷，且丝网印刷可实现较高的精度，满足高质量厚膜混合集成电路的需要。

具体地，上述银导体浆料中银含量在99%以上，上述金导体浆料中金含量在99%以上。银导体浆料和金导体浆料由银或金的粉末和低熔点玻璃组成。用银和金做导电材料具有电阻低的优点，并使厚膜混合集成电路获得稳定的性能。

作为本发明优选实施例，当上述无机基板为氧化铝基板时，印刷银导体浆料和印刷金导体浆料后烘干的温度为230±5℃，烘干的时间为8-10分钟；当无机基本为氮化铝时，印刷银导体浆料和印刷金导体浆料后烘干的温度为150±5℃，烘干的时间为8-10分钟，该烘干过程的目的是去除银导体浆料和金导体浆料中含有的少量有机溶剂，固定图形的形状。