[发明专利]存储器系统及其块复制方法

说明书

相关申请的交叉引用

本申请要求2011年12月06日提交的韩国专利申请No.10-2011-0129581的优先权，通过引用将其全部内容合并于此。

技术领域

本发明涉及一种存储器系统及其块复制方法。

背景技术

半导体存储器设备可以被分类为易失性半导体存储器设备和非易失性半导体存储器设备。易失性半导体存储器设备可以高速执行读写操作，然而其中存储的内容可能在掉电时丢失。非易失性半导体存储器设备甚至在掉电时也可以保持其中存储的内容。非易失性半导体存储器设备可以被用来存储无论是否被供电都必须被保持的内容。非易失性半导体存储器设备可以包括掩膜型只读存储器(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)等等。

代表性的非易失性半导体存储器设备可以是快闪存储器设备。快闪存储器设备可以被广泛地用作信息应用设施(appliance)内的语音和图像数据存储介质，所述信息应用设施诸如计算机、蜂窝电话机、PDA、数字相机、摄像机、录音机、MP3播放器、手持PC、游戏机、传真机、扫描仪、打印机等等。

随着对更高集成级别的需要的增加，在一个存储单元中存储多比特数据的多比特存储器设备已经变得日益常见。期望管理多比特存储单元的阈值电压分布，以便提高这些单元的可靠性。

发明内容

根据本发明实施例的操作存储器系统和非易失性存储器设备的方法包括：对从非易失性存储器设备内的第一“源”部分M比特非易失性存储单元读取的M页数据执行错误检查和纠正(ECC)操作，由此生成M页ECC处理数据，其中M是大于二(2)的正整数。然后，使用例如地址加扰重编程技术(address-scrambled reprogramming technique)，利用M页ECC处理数据来编程非易失性存储器设备内的第二“目标”部分M比特非易失性存储单元。

根据本发明这些实施例中的一些实施例，非易失性存储器设备可以包括多个非易失性存储器芯片，它们可以被一起集成在包含存储器控制器的封装存储器系统内。根据本发明这些实施例，第一和第二部分(即，“源”和“目标”部分)M比特非易失性存储单元可以位于非易失性存储器设备内的相同的非易失性存储器芯片或分离的非易失性存储器芯片上。此外，地址加扰重编程技术可以包括：将多个M比特非易失性存储单元编程至少M－1次。例如，地址加扰重编程技术可以包括：将多个M比特非易失性存储单元编程到相应的多个编程状态(program states)，并且然后重编程所述多个M比特非易失性存储单元，使得所述多个M比特非易失性存储单元的阈值电压改变而它们相应的多个编程状态保持不变。具体地，地址加扰重编程技术可以包括：使用例如2^M-1-2^M-…-2^M编程序列或2^M-2^M-…-2^M编程序列，将M比特非易失性存储单元的目标页编程M次。

根据本发明另一些实施例，可以在ECC操作的执行之前，将来自M比特非易失性存储单元的源页的M页数据读取到与非易失性存储器设备内的第一块非易失性存储器相关联的页缓冲器中。在此情况下，可以在ECC操作之前，依序将M页数据从页缓冲器传送到ECC电路。非易失性存储器设备可以包括至少一个非易失性存储器芯片，并且页缓冲器和ECC电路可以位于相同的非易失性存储器芯片上。根据本发明的另一些实施例，非易失性存储器设备可以包括单比特非易失性存储单元的非易失性缓冲存储器，并且可以在编程操作之前，将M页ECC处理数据传送到单比特非易失性缓冲存储器。还可以在编程操作之前，将M页ECC处理数据从单比特非易失性缓冲存储器读取到页缓冲器中。

根据本发明另一些实施例，ECC电路可以位于存储器控制器中，该存储器控制器包括随机存取缓冲存储器(例如，SDRAM)。可以在编程操作之前，将M页ECC处理数据传送到随机存取缓冲存储器并且然后将其传送到页缓冲器。ECC电路可以位于存储器控制器内，该存储器控制器包括随机存取缓冲存储器，并且可以在编程之前，将M页ECC处理数据从ECC电路直接传送到页缓冲器。在本发明一些实施例中，编程操作可以包括多次将M页ECC处理数据从非易失性缓冲存储器读取到页缓冲器中。