[发明专利]多晶硅电阻器结构及其制造方法、多晶硅电阻器

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种多晶硅电阻器结构及其制造方法。

背景技术

在半导体芯片电路设计中，会大量的使用多晶硅电阻。一般电路设计人员多采用传统的N型或P型多晶电阻，但这些电阻在制造过程中都需要硅化物阻挡层(salicide block layer，SAB)作为一个额外的掩膜以用于保护硅片表面，在其保护下，硅片不与其它Ti，Co之类的金属形成不期望的金属硅化物，即需要增加一道光刻步骤。具体地说，现有技术中的作为多晶硅电阻器的N型掺杂的多晶硅或者P型掺杂的多晶硅是通过在逻辑多晶硅(本身是无掺杂的)上，进行N型离子注入(通常是高浓度的硼(B)离子注入)或P型离子注入(通常是高浓度的磷(P)离子注入)而形成，它们都需要硅化物阻止层作为光罩。然而，硅化物阻止层的引入增大了工艺的复杂性，并且增大了制造成本。

在现有技术的改进方案中提出的存储多晶硅电阻不需要硅化物阻挡层，降低了制造成本。但是，该多晶硅电阻是n型电阻，温度系数较大；加之该多晶硅为掺杂浓度较高，因此电阻值较小，不利于降低电路面积。

中国专利申请CN 102214560A提出了一种利用存储多晶硅MPOL形成多晶硅电阻器的方案，但是存储多晶硅MPOL的最小宽度不能做得很小，由此限制了所制成的多晶硅电阻器的阻值大小，当需要较大阻值的多晶硅电阻器时，需要很长的存储多晶硅条来实现大电阻，因此不利于节省芯片面积。

因此，希望能够提出一种能够在不使用硅化物阻挡层的情况下防止多晶硅电阻器表面形成金属硅化物由此增大存储多晶硅电阻率的简化多晶硅电阻器结构制造方案。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在不使用硅化物阻挡层的情况下防止多晶硅电阻器表面形成金属硅化物由此增大多晶硅电阻率的简化的多晶硅电阻器结构制造方法以及相应的多晶硅电阻器结构。

为了实现上述技术目的，根据本发明的第一方面，提供了一种多晶硅电阻器结构制造方法，其包括：第一多晶硅层沉积步骤，用于在衬底上沉积第一多晶硅层；氮化硅层沉积及刻蚀步骤，用于在第一多晶硅层上沉积氮化硅层，并对氮化硅层进行刻蚀以在氮化硅层中形成第一凹陷部和第二凹陷部，并在第一凹陷部和第二凹陷部中填充隔离物，从而将氮化硅层分成三部分；第二多晶硅层沉积步骤；用于在氮化硅层上沉积隔离物层以及第二多晶硅层，其中隔离物层以及第二多晶硅层至少覆盖氮化硅层的中间部分，而不覆盖氮化硅层的两侧部分；氮化硅层刻蚀步骤，用于对氮化硅层进行刻蚀，从而去除氮化硅层的两侧部分；隔离侧墙及接触孔形成步骤，用于在第一多晶硅层两侧分别形成第一多晶硅侧墙和第二多晶硅侧墙，在氮化硅层、隔离物层以及第二多晶硅层的叠层两侧分别形成叠层侧墙和叠层侧墙，并且在第一多晶硅层的两侧部分分别形成与第一多晶硅层的两侧部分的表面分别接触的第一接触孔和第二接触孔。

优选地，在形成自对准非挥发存储器的控制栅极的工艺步骤中执行第一多晶硅层沉积步骤。

优选地，在第二多晶硅层沉积步骤中，隔离物层以及第二多晶硅层部分覆盖填充有隔离物的第一凹陷部和第二凹陷部。

本发明还提供一种通过根据第一方面所述的多晶硅电阻器结构制造方法制成的多晶硅电阻器结构。

本发明还提供一种通过将多个上述多晶硅电阻器结构进行电连接串联而得到的多晶硅电阻器。

根据本发明的第二方面，提供了多晶硅电阻器结构制造方法，其包括：第一多晶硅层沉积步骤，用于在衬底上沉积第一多晶硅层；氮化硅层沉积及刻蚀步骤，用于在第一多晶硅层上沉积氮化硅层，并对氮化硅层进行刻蚀以在氮化硅层中形成第一凹陷部和第二凹陷部，并在第一凹陷部和第二凹陷部中填充隔离物，从而将氮化硅层分成三部分；第二多晶硅层沉积步骤；用于在氮化硅层上沉积隔离物层以及第二多晶硅层，其中隔离物层以及第二多晶硅层至少覆盖氮化硅层的中间部分，而不覆盖氮化硅层的两侧部分；氮化硅层刻蚀步骤，用于对氮化硅层进行刻蚀，从而去除氮化硅层的两侧部分；氮化硅层刻蚀步骤，用于对氮化硅层进行刻蚀，从而去除氮化硅层的两侧部分；隔离侧墙及接触孔形成步骤，用于在第一多晶硅层两侧分别形成第一多晶硅侧墙和第二多晶硅侧墙，在氮化硅层以及隔离物层的叠层两侧分别形成叠层侧墙和叠层侧墙，并且在第一多晶硅层的两侧部分分别形成与第一多晶硅层的两侧部分的表面分别接触的第一接触孔和第二接触孔。

优选地，在形成自对准非挥发存储器的控制栅极的工艺步骤中执行第一多晶硅层沉积步骤。