[发明专利]ESD保护电路及包括ESD保护电路的半导体设备

说明书

技术领域

本公开涉及用于保护内部电路免受由于到外部连接端子的静电放电(以下称作“高压脉冲”)导致的电压突然升高的影响的静电放电(ESD)保护电路，以及包括该静电放电保护电路的半导体设备。

背景技术

通常，在诸如大规模集成电路(LSI)之类的半导体集成电路中，ESD保护电路被设置用于当由于ESD而导致在外部连接端子中生成了高压脉冲时保护内部电路不被破坏的目的。例如，通过使用电阻元件R和电容元件C二者来触发保护MOS晶体管的ESD保护电路(称作RC触发MOS(金属氧化物半导体))在9月11日到13日的电气过载/静电放电研讨会的研讨会论文集的第81至94页以及图1中的由C.A.Torres等人所著的非专利文献1“Modular，Portable，and Easily Simulated ESD Protection Networks forAdvanced CMOS Technologies”中有描述。

发明内容

然而，在现有的RC触发MOS型ESD(静电放电)保护电路中，电阻元件R和电容元件C是以相对彼此分离地方式被提供的。因此，电阻元件R和电容元件C的总占用面积变大。

因此，希望提供一种可以减少电阻元件和电容元件的总占用面积的ESD保护电路以及包括该ESD保护电路的半导体设备。

为了实现所期望的上述目的，根据本公开的实施例，提供了一种静电放电保护电路，包括：触发器电路，该触发器电路包括电容元件和电阻元件并且被连接在两条电源线之间；以及保护晶体管，该保护晶体管与触发器电路并联并且具有连接至触发器电路的输出端子的控制电极，其中触发器电路具有作为电容元件的MIS电容器，并且电阻元件包括MIS电容器的上电极(upper electrode)。

根据本公开的另一个实施例，提供了一种半导体设备，包括保护连接在两条电源线之间的内部电路的静电放电保护电路。该静电放电保护电路包括：触发器电路，该触发器电路包括电容元件和电阻元件并且被连接在两条电源线之间；以及保护晶体管，该保护晶体管与触发器电路并联并且具有连接至触发器电路的输出端子的控制电极。触发器电路具有作为电容元件的MIS电容器，并且电阻元件包括MIS电容器的上电极。

在根据本公开的实施例的静电放电保护电路中或在根据本公开的另一个实施例的半导体设备中，当由于静电放电而引起的正高电压脉冲被施加到两条电源线之一上时，保护晶体管被包括电容元件和电阻元件的触发器电路接通(成为导通状态)。结果，在两条电源线之一中生成的高电压在沟道电流的帮助下释放到了另一条电源线中。结果，内部电路受到保护而免受高电压的影响。

在这种情况下，触发器电路具有作为电容元件的MIS电容器，并且电阻元件包括MIS电容器的上电极。因此，与背景技术中电容元件和电阻元件被彼此相对分离地设置的情况相比，减少了电容元件和电阻元件的占用面积。

如以上所述，根据本公开的实施例，在ESD保护电路的触发器电路中，MIS电容器被设置作为电容元件，并且电阻元件包括MIS电容器的上电极。因此，触发器电路的电容元件和电阻元件被互相集成在一起，从而使得减少电容元件和电阻元件的占用面积成为可能。

附图说明

图1是示出根据本公开的第一实施例的包括静电放电(ESD)保护电路的半导体设备的配置的电路图；

图2是表示根据图1中示出的本公开的第一实施例的半导体设备中的ESD保护电路的放电电流特性的图表；

图3是示出图1中示出的ESD保护电路中的电容元件-电阻元件集成元件(R-C集成元件)的构造的透视图；

图4是示出图3中示出的RC集成元件的结构的俯视平面图；

图5是示出图3中示出的RC集成元件的配置的等效电路图；

图6是示出包括图3中示出的RC集成元件的ESD保护电路的配置的电路图；以及

图7是表示图6中示出的ESD保护电路的瞬态响应的图表。

具体实施方式

以下将参照附图详细描述本公开的实施例。

1.第一实施例