[发明专利]三维集成高密度厚薄膜多芯片组件的集成方法

说明书

技术领域

本发明涉及多芯片组件（简称MCM），具体而言，涉及陶瓷厚薄膜多芯片组件（简称MCM-C/D），进一步来说，涉及三维集成高密度陶瓷厚薄膜多芯片组件（简称3D-MCM-C/D）。 

背景技术

原有多芯片组件的集成技术中，在多层陶瓷厚膜基片（简称LTCC）表面采用二维平面集成技术（简称2D集成技术），将半导体芯片、其他片式元器件直接装贴在多层陶瓷基片表面上，或采用三维平面垂直集成技术（简称3D集成技术），在2D集成技术的基础上，将2个以上的芯片按一定的顺序和粘片工艺水平垂直堆叠，再采用键合丝（金丝或硅铝丝）进行引线键合，完成整个电气连接，最后在特定的气氛中将管基和管帽进行密封而成。 

原有技术存在的主要问题是：①对于二维平面集成技术，半导体芯片、其他片式元器件以最大面方向贴装到陶瓷基片上，芯片与基片的引线键合从一个焊点到另一个焊点之间需要一定的跨度，再加上基片上还需要根据具体电路的要求制作必要的薄膜电阻、薄膜电容、或薄膜电感等，因此，基片表面的芯片贴装数量有限，芯片集成效率受基片面积的影响，芯片集成度难以提高；②对于三维水平垂直集成技术，受半导体芯片面积的限制，水平堆叠的芯片数量不可能太多，一般在5层以内，且各层芯片与多层陶瓷基片表面的键合区进行键合时，一方面需要更多的键合区，另一方面每一层芯片表面焊点与多层陶瓷基片表面键合区的焊点之间进行内引线键合时，需要一定的跨度，其 跨度从底芯片到顶层芯片逐步加大，因而，要占用较大的基片面积，从而限制集成度的进一步提升；③由于表面采用厚膜丝网印刷，阻带、导带间的间距较大，通常大于100微米，造成集成密度难以进上步提升。 

经检索，涉及多芯片组件的专利申请件有20件，但没有涉及三维集成的多芯片组件申请件、更没有涉及三维集成高密度的厚薄膜多芯片组件的申请件。 

发明内容

本发明的目的是提供三维集成高密度多芯片组件的集成方法，采用三维竖向垂直集成技术，将半导体芯片、其他片式元器件的最大面与多层陶瓷基片表面进行垂直集成，从而增加多层陶瓷基片表面单位面积上可集成的芯片数、其他片式元器件数量，同时，在LTCC表面采取薄膜混合集成的方式，达到提升陶瓷厚薄膜多芯片组件集成密度的目的。 

为实现上述目的，发明人提供的三维集成高密度厚薄膜多芯片组件集成方法是：先按多层陶瓷厚膜基片常规工艺制作所需多层陶瓷厚膜基片，将所有对外进行电气连接的引脚制作在小多层陶瓷基片的同一端的端面或者两面；接着陶瓷厚膜基片（即LTCC基片）表面进行化学机械抛光（简称CMP）处理，减小LTCC表面粗糙度到0.1微米以内，在其表面采取高真空溅射或蒸发的方式，成型所需的薄膜导带-阻带网络；然后在每根引脚的键合区和底座多层陶瓷基片表面相应的键合区形成金球；再采用薄膜混合集成的方式进行半导体芯片或片式元器件的集成，在小多层陶瓷基片的正反面集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合；最后，采用共晶焊接、合金焊或浆料粘接的方式将集成后的小多层陶瓷基 片垂直集成在底座多层陶瓷基片上。 

上述多层陶瓷基片由多层陶瓷烧结而成，在每一层中均含有金属化通孔、导带，内层有厚膜阻带，表层含有薄膜导带、薄膜键合区、经激光调阻后的薄膜阻带。 

上述金球是采用金丝球键合的方法或丝网印刷后再流焊的方法形成的。 

上述多层厚膜陶瓷基片的粗糙度是通过化学机械抛光的方法进行处理的。 

上述薄膜混合集成方式的薄膜是通过对陶瓷厚膜基片表面进行化学机械抛光后，在其表面采取高真空溅射或蒸发的方式，再经过薄膜光刻的方式形成的。 

上述薄膜导带-阻带网络，是通过薄膜光刻、选择性腐蚀的方式形成的。 

发明人指出：同时在多层陶瓷基片的两面引出引线，适用于对外进行电气连接的引脚过多的情况。 

发明人指出:上述片式元器件是不包括半导体芯片的其它片式元器件。