[发明专利]用于孔图案化的掩模图案和制造半导体器件的方法

权利要求书

1.一种适用于单元矩阵区中的孔图案化的掩模图案，所述掩模图案包括：

多个下层线图案，所述多个下层线图案被形成在硬掩模层之上；

多个上层线图案，所述多个上层线图案沿着与所述下层线图案交叉的方向延伸，其中，所述多个上层线图案在垂直方向上位于比所述多个下层线图案高的层；以及

阻挡图案，所述阻挡图案覆盖所述单元矩阵区的边缘区。

2.如权利要求1所述的掩模图案，其中，所述下层线图案包括多个第一线图案，所述多个第一线图案与多个第二线图案交替地设置，并且所述上层线图案包括第三线图案，所述第三线图案与所述第二线图案接触，并在所述第一线图案和所述第二线图案之上沿与所述第一线图案交叉的方向延伸。

3.如权利要求2所述的掩模图案，其中，所述第一线图案、所述第二线图案、所述第三线图案以及所述阻挡图案每个都包括含碳层。

4.如权利要求1所述的掩模图案，其中，所述下层线图案包括多个第一线图案，所述多个第一线图案与多个第二线图案交替设置，并且所述上层线图案包括第三线图案，所述第三线图案填充所述第一线图案和所述第二线图案之间的空间，并且在所述第一线图案和所述第二线图案之上沿与所述第一线图案和所述第二线图案交叉的方向延伸。

5.如权利要求4所述的掩模图案，其中，所述第一线图案、所述第三线图案以及所述阻挡图案每个都包括含碳层，并且所述第二线图案包括多晶硅层。

6.如权利要求1所述的掩模图案，其中，所述阻挡图案形成在垂直方向上与所述上层线图案相同的层上。

7.如权利要求1所述的掩模图案，其中，所述阻挡图案具有比所述下层线图案和所述上层线图案大的线宽。

8.如权利要求1所述的掩模图案，其中，所述下层线图案、所述上层线图案以及所述阻挡图案每个都包括含碳层。

9.如权利要求1所述的掩模图案，其中，所述多个下层线图案以第一间距来布置，所述多个上层线图案以第二间距来布置，并且所述第一间距和所述第二间距具有相同的宽度。

10.如权利要求1所述的掩模图案，其中，所述孔包括接触孔或形成储存节点的孔。

11.一种用于制造半导体器件的方法，所述方法包括以下步骤：

在包括第一区和第二区的衬底之上形成刻蚀目标层；

在所述刻蚀目标层之上形成硬掩模层；

在所述硬掩模层之上形成第一刻蚀掩模，其中，所述第一刻蚀掩模包括多个线图案和形成在所述线图案之上的牺牲间隔件层；

在所述第一刻蚀掩模之上形成第二刻蚀掩模，其中，所述第二刻蚀掩模包括网型图案和覆盖所述第二区的阻挡图案；

去除所述牺牲间隔件层；

通过利用所述第二刻蚀掩模和所述第一刻蚀掩模刻蚀所述硬掩模层，来形成具有多个孔的硬掩模层图案；以及

通过利用所述硬掩模层图案作为刻蚀掩模刻蚀所述刻蚀目标层，在所述第一区中形成多个孔图案。

12.如权利要求11所述的方法，其中，形成所述第二刻蚀掩模的步骤包括以下步骤：

在所述第一刻蚀掩模之上形成平坦化层；

沿着与所述线图案交叉的方向，在所述平坦化层之上形成多个牺牲线图案；

在包括所述牺牲线图案的结构的整个表面之上形成间隔件层；

选择性地刻蚀所述间隔件层，并在所述牺牲线图案的侧壁上形成间隔件图案；

去除所述牺牲线图案；以及

通过利用所述间隔件图案作为刻蚀掩模刻蚀所述平坦化层，来形成所述网型图案和所述阻挡图案。

13.如权利要求12所述的方法，

其中，在形成所述多个牺牲线图案的步骤中，形成在所述第一区中的多个牺牲线图案具有第一间距，并且形成在所述第二区中的多个牺牲线图案具有第二间距，以及

其中，所述第二间距比所述第一间距窄。

14.如权利要求13所述的方法，其中，所述间隔件层间隙填充所述第二间距。

15.如权利要求12所述的方法，其中，所述间隔件层包括氧化物层。

16.如权利要求12所述的方法，其中，执行刻蚀所述平坦化层的步骤，直到刻蚀停止在所述牺牲间隔件层的表面。