[发明专利]金属互连结构及其制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种金属互连结构及其制作方法。

背景技术

金属互连结构，是半导体器件不可或缺的结构。在半导体制造过程中，形成的金属互连结构的质量对半导体器件的性能及半导体制造成本有很大影响。

金属互连结构，包括连接各层金属图案的导电插塞，包埋在介电层中。现有技术中，该金属图案一般是通过在沟槽内填充导电材质实现的。其具体形成方法现有技术中有很多，例如请参照公开号为“US20060160351A1”的美国专利。

随着行业内对金属互连结构的导电性能要求越来越高，使得对沟槽深宽比的要求也有所提高。若继续采用现有的形成沟槽的方法，在形成大的深宽比的沟槽时，易出现开口尺寸小，沟槽内尺寸大的问题，这造成在其内填充导电材质时易出现空洞（Void），不利于金属互连结构的电连接性能。

针对上述问题，本发明提出一种新的金属互连结构及其制作方法加以解决。

发明内容

本发明解决的问题是提出一种新的金属互连结构及其制作方法，以提供一种无空洞、电连接性能佳的金属互连结构。

为解决上述问题，本发明提供一种金属互连结构的制作方法，包括：

提供具有目标电连接区域的半导体衬底；

在所述半导体衬底上形成刻蚀终止层；

在所述刻蚀终止层上形成介电层；

在所述介电层上形成Cu₃N硬掩膜层；

在所述Cu₃N硬掩膜层上定义出用以形成沟槽的条状区域，去除所述条状区域外的Cu₃N硬掩膜层；

利用光刻工艺在保留的Cu₃N硬掩膜层上定义出用以形成通孔的图形化光刻胶，定义的所述通孔位于所述保留的Cu₃N硬掩膜层的相邻条状区域之间；

以所述图形化光刻胶为掩膜刻蚀所述介电层以形成通孔；

以所述条状区域的Cu₃N硬掩膜层为掩膜刻蚀所述介电层以形成沟槽，所述通孔底部的刻蚀终止层暴露；

对所述Cu₃N硬掩膜层进行处理形成Cu硬掩膜层，并湿法去除；

干法去除所述通孔底部的刻蚀终止层以使半导体衬底的目标电连接区域暴露，并将所述沟槽开口处的尺寸进行扩大；

在所述通孔及所述沟槽内填充导电材质。

可选地，所述目标电连接区域为前层金属互连结构的金属区域。

可选地，在所述Cu₃N硬掩膜层上定义出用以形成沟槽的条状区域，去除所述条状区域外的Cu₃N硬掩膜层是采用光刻刻蚀工艺实现的。

可选地，所述刻蚀终止层的材质为二氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅中的至少一种。

可选地，所述介电层包括介电常数依次增大的第一介电层、第二介电层及第三介电层，所述第一介电层与所述刻蚀终止层相邻，所述第三介电层与所述Cu₃N硬掩膜层相邻。

可选地，所述第一介电层的介电常数k<2.0，第二介电层的介电常数k的范围为2.0-4.0，第三介电层的介电常数k>4.0。

可选地，所述导电材质为铜、铜合金、铝、铝合金、钨、钨合金、或掺杂多晶硅中的至少一种。

可选地，以所述条状区域的Cu₃N硬掩膜层为掩膜刻蚀所述介电层以形成沟槽步骤中，所述通孔底部的介电层进一步刻蚀直至所述刻蚀终止层暴露。

可选地，以所述图形化光刻胶为掩膜刻蚀所述介电层以形成通孔步骤中，所述通孔底部的刻蚀终止层暴露。

可选地，对所述Cu₃N硬掩膜层进行处理形成Cu硬掩膜层采用的处理气体为N₂与H₂的混合气体。

可选地，所述N₂与H₂的混合气体中，N₂的比例范围为：40%-80%。

可选地，对所述Cu₃N硬掩膜层进行处理形成Cu硬掩膜层采用的温度范围为：200℃-300℃。

可选地，湿法去除所述Cu硬掩膜层采用酸与H₂O₂的混合溶液。

可选地，所述酸为HCl酸或H₂SO₄酸。

此外，本发明还提供了上述任一方法形成的金属互连结构。