[发明专利]鳍式场效应管及其形成方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及一种鳍式场效应管及其形成方法。

背景技术

随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，Critical Dimension）进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管（Fin FET）作为常规器件的替代得到了广泛的关注。

图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底1 0，所述半导体衬底1 0上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底1 0刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。

更多关于鳍式场效应晶体管请参考专利号为“US7868380B2”的美国专利。

但是随着器件尺寸的不断减小，鳍式场效应晶体管的阈值电压较难控制。

发明内容

本发明解决的问题是较好的控制鳍式场效应管的阈值电压。

为解决上述问题，本发明技术方案提供了一种鳍式场效应管的形成方法，包括：提供绝缘体上硅衬底，所述绝缘体上硅衬底包括顶层硅层、底层硅层和位于顶层硅层和底层硅层之间的掩埋层；在所述顶层硅层表面形成硬掩膜层，所述硬掩膜层具有暴露顶层硅层表面的第一开口；沿第一开口，刻蚀所述顶层硅层，形成暴露所述掩埋层表面的第二开口；在所述第二开口的侧壁形成第一隔离层；沿第二开口刻蚀所述掩埋层，形成暴露底层硅层表面的第三开口；在第一开口、第二开口和第三开口内填充满外延硅层，外延硅层和底层硅层构成背栅；在所述外延硅层的顶部表面形成第二隔离层；去除所述硬掩膜层，暴露所述第二隔离层和部分外延硅层的侧壁；在所述第二隔离层和暴露的部分外延硅层的侧壁以及顶层硅层的表面形成侧墙；以所述侧墙为掩膜，刻蚀所述顶层硅层，形成环绕所述外延硅层的鳍部。

可选的，所述硬掩膜层的厚度大于等于20纳米。

可选的，所述硬掩膜层为无定形碳、SiN、SiON、SiCN、SiC或BN中的一层或多层的堆叠结构。

可选的，所述侧墙的宽度大于等于10纳米。

可选的，所述侧墙为无定形碳、SiN、SiON、SiCN、SiC或BN中的一层或多层的堆叠结构。

可选的，所述第一隔离层的材料为氧化硅，第一隔离层的形成工艺为热氧化工艺。

可选的，所述第一隔离层的厚度为大于等于10埃。

可选的，所述第二隔离层的材料为氧化硅，第二隔离层的形成工艺为热氧化工艺。

可选的，所述第二隔离层的厚度为大于等于30埃。

可选的，所述背栅中还掺杂有N型或P型的杂质离子。

可选的，还包括：在所述鳍部的远离第一隔离层一侧的侧壁表面形成栅介质层；形成横跨所述鳍部的栅电极，所述栅电极覆盖所述栅介质层、第二隔离层和侧墙的表面。

本发明技术方案还提供了一种鳍式场效应管，包括：绝缘体上硅衬底，所述绝缘体上硅衬底包括顶层硅层、底层硅层和位于顶层硅层和底层硅层之间的掩埋层，顶层硅层作为鳍式场效应管的鳍部；位于所述顶层硅层中暴露所述掩埋层表面的第二开口；位于所述第二开口的侧壁的第一隔离层；位于所述掩埋层中暴露底层硅层表面的第三开口，第三开口的位置与第二开口的位置相对应；填充满所述第二开口和第三开口的外延硅层，外延硅层的顶部表面高于顶层硅层的表面，外延硅层和底层硅层构成背栅；位于所述外延硅层的顶部表面的第二隔离层；位于所述第二隔离层和部分外延硅层的侧壁以及顶层硅层的表面的侧墙。

可选的，所述外延硅层的顶部表面与顶层硅层表面的高度之差大于等于20纳米。

与现有技术相比，本发明技术方案具有以下优点：

本发明鳍式场效应管的形成方法，刻蚀绝缘体上硅衬底的顶层硅层和掩埋层，形成暴露底层硅层表面的第二开口和第三开口，然后第二开口和第三开口中填充满外延硅层，外延硅层和底层硅层构成背栅，然后形成环绕所述外延硅层的鳍部，工艺过程简单，并且鳍部和背栅之间具有第一隔离层和掩埋层，提高了背栅和鳍部之间的电学隔离性能。

进一步，第一隔离层和第二隔离层通过热氧化工艺形成，工艺步骤简单，节约了成本。