[发明专利]用于存储单元阵列的具有三维选择结构的存储器件

说明书

本发明提供了用于存储单元阵列的具有三维选择结构的存储器件。该存储器件包括选择结构，该选择结构设置在公共导电区上并包括：间隔开的垂直半导体柱的阵列，电耦接到公共导电区；第一水平选择线，在公共导电区上方平行地延伸并包括面对垂直半导体柱的侧壁的侧壁表面；第二水平选择线，在第一水平选择线上方并与其交叉地平行延伸，且包括面对垂直半导体柱的侧壁表面的侧壁表面；以及至少一个电介质图案，插设在第一水平选择线与垂直半导体柱之间以及第二水平选择线与垂直半导体柱之间。该存储器件还包括存储单元阵列，该存储单元阵列设置在选择结构上并包括电耦接到垂直半导体柱的存储单元。

技术领域

本发明涉及存储器件，更具体地，涉及包括多维存储单元阵列的存储器件。

背景技术

随着包括例如移动通讯和计算机的电子产业的发展，已经增大了对于具有诸如快速读/写速度、非易失性和/或低操作电压的半导体器件的需求。然而，当前的存储器件诸如静态随机存取存储器（SRAM）、动态随机存取存储器（DRAM）和快闪存储器不能满足这些要求的一个或多个。

例如，由于DRAM的单位单元通常包括单个电容器和用于控制该电容器的单个晶体管，所以DRAM的单位单元会要求比NAND快闪存储器的单位单元更大的面积。而且，将数据存储在电容器中的DRAM是需要刷新操作的易失性存储器件。此外，SRAM操作速度高，但是它也是易失性存储器件。此外，SRAM的单位单元可以包括6个晶体管，所以单位单元或SRAM也会占据大的面积。此外，尽管快闪存储器是非易失性存储器件并且（特别地，例如NAND快闪存储器）具有当前讨论的存储器件中的最高集成密度，但是快闪存储器以较低的速度操作。

由于至少上述原因，已经对新存储器件进行了大量研究，所述新存储器件能够进行更快的读/写操作、表现非易失性、不需要刷新操作并且在较低的电压操作。相位随机存储存储器（PRAM）、磁RAM（MRAM）或电阻RAM（ReRAM）是下一代存储器件，它们是满足上述技术要求的候选者。虽然如此，应当准备能够实现市场要求的存储容量的技术从而将这些下一代存储器件投入批量生产。

发明内容

本发明主题的一些实施例提供了一种存储器件，该存储器件包括公共导电区以及设置在公共导电区上且电耦接到公共导电区的多个间隔开的垂直半导体柱。该器件还包括：至少一条第一水平选择线，在高于公共导电区的第一水平处邻近至少一个半导体柱的至少一个侧壁；以及至少一条第二水平选择线，在高于公共导电区的第二水平处邻近至少一个半导体柱的至少一个侧壁。该器件还包括：多个垂直电极，各个垂直电极设置在半导体柱的相应一个上并与之电耦接；以及多个水平电极，堆叠在基板上并邻近垂直电极的侧壁设置。可变电阻存储元件插设在垂直电极与水平电极之间。

在一些实施例中，半导体柱可以二维地布置在公共导电区上。

公共导电区可以具有至少为每个半导体柱的宽度的十倍的宽度。

在另一些实施例中，存储器件还可以包括至少一个电介质区，插设在至少一个半导体柱的侧壁与至少一条第一选择线之间以及至少一个半导体柱的侧壁与至少一条第二选择线之间。

在一些实施例中，公共导电区可以包括掺杂的半导体层。每个半导体柱可以包括分别邻近公共导电区和垂直电极的下部区和上部区。下部区可以具有与公共导电区不同的导电类型和/或不同的杂质浓度。

根据一些实施例，每个半导体柱可以包括分别邻近公共导电区和垂直电极设置的下部区和上部区。至少一条第一选择线和至少一条第二选择线可以面对半导体柱的下部区。下部区可以具有与公共导电区不同的导电类型，上部区可以具有与公共导电区相同的导电类型。

在另外的实施例中，所述至少一条第一选择线在厚度、杂质浓度、材料和/或宽度上不同于所述至少一条第二选择线。