[发明专利]用于存储单元阵列的具有三维选择结构的存储器件

权利要求书

1.一种存储器件，包括：

公共导电区；

多个间隔开的垂直的半导体柱，设置在公共导电区上且电耦接到所述公共导电区；

水平的至少一条第一选择线，在高于所述公共导电区的第一水平处与至少一个半导体柱的至少一个侧壁相邻；

水平的至少一条第二选择线，在高于所述公共导电区的第二水平处与所述至少一个半导体柱的所述至少一个侧壁相邻；

多个垂直电极，各个垂直电极设置在所述半导体柱的相应一个上并与之电耦接；

多个水平电极，堆叠在所述公共导电区上并与垂直电极的侧壁相邻设置；

存储元件，插设在垂直电极与水平电极之间；以及

绝缘层，直接接触所述垂直电极的顶表面，

其中所述第二水平处高于所述第一水平处，

其中每个所述半导体柱包括下部区和上部区，

其中所述下部区和上部区具有彼此不同的导电类型，

其中所述水平的至少一条第一选择线和所述水平的至少一条第二选择线水平地重叠所述下部区，以及

其中所述上部区设置在最低的垂直电极和所述水平的至少一条第二选择线之间。

2.如权利要求1所述的存储器件，其中所述半导体柱二维地布置在所述公共导电区上。

3.如权利要求1所述的存储器件，其中所述公共导电区具有至少为每个半导体柱的宽度的十倍的宽度。

4.如权利要求1所述的存储器件，还包括至少一个电介质区，插设在所述至少一个半导体柱的所述侧壁与所述至少一条第一选择线之间以及所述至少一个半导体柱的所述侧壁与所述至少一条第二选择线之间。

5.如权利要求1所述的存储器件，其中所述公共导电区包括掺杂的半导体层，其中所述下部区具有与所述公共导电区不同的导电类型和/或不同的杂质浓度。

6.如权利要求1所述的存储器件，其中每个所述半导体柱包括分别与所述公共导电区和所述垂直电极相邻设置的下部区和上部区，其中所述至少一条第一选择线和所述至少一条第二选择线面对所述半导体柱的下部区，其中所述下部区具有与所述公共导电区不同的导电类型，其中所述上部区具有与所述公共导电区相同的导电类型。

7.如权利要求4所述的存储器件，其中所述至少一条第一选择线在厚度、杂质浓度、材料和/或宽度方面不同于所述至少一条第二选择线。

8.如权利要求1所述的存储器件，其中所述存储元件被配置为提供整流。

9.如权利要求8所述的存储器件，其中每个所述存储元件包括：

至少一个可变电阻元件；和

至少一个图案，插设在所述水平电极和所述垂直电极中的至少一个与所述可变电阻元件之间并配置为提供整流。

10.如权利要求1所述的存储器件，其中所述半导体柱穿过所述至少一条第一选择线和所述至少一条第二选择线。

11.如权利要求1所述的存储器件，其中每个所述垂直电极包括：

邻接所述存储元件的内侧壁的第一导电区；和

设置在由所述第一导电区限定的空间内的第二导电区，

其中所述第二导电区的底表面比所述第一导电区的底表面更靠近下面的半导体柱。

12.如权利要求11所述的存储器件，其中所述第一导电区与下面的半导体柱间隔开，其中所述第二导电区与下面的半导体柱直接接触。

13.如权利要求11所述的存储器件，其中每个所述存储元件包括信息存储图案，该信息存储图案包括设置在其中一个水平电极与所述第一导电区之间的垂直部分以及从所述垂直部分的底部向内延伸以覆盖所述第一导电区的底表面的水平部分，使得所述第一导电区通过所述水平部分与下面的半导体柱分离。