[发明专利]一次编程元胞结构及其构成的晶体管阵列

说明书

技术领域

本发明涉及集成电路领域，特别是涉及一种一次编程元胞结构。本发明还涉及一种由所述一次编程元胞结构构成的晶体管阵列。

背景技术

利用Floating poly（浮栅）存储电子是常见的OTP(one-time programmable memory)工作原理。浮栅OTP可以嵌入普通的逻辑工艺，一般由一个晶体管外加一个浮栅电容实现OTP的基本编程以及电荷存储的功能。由于浮栅耦合电容的存在，元胞面积大大增加。浮栅OTP一般需要较高的编程电压（常常为电路工作电压的2～3倍以上），为耐受此高电压，元胞结构内部各阱区就需要更大的隔离距离，元胞结构阵列的集成度也会大大降低。

随着半导体制程的进步，工艺线宽进一步减小，栅氧化膜的厚度也一再减薄。但是相较栅氧化膜减薄的速度，电路工作电压的降低速度要慢得多。比较栅氧化膜的击穿电压和电路的工作电压，两者的差距越来越小，造成高集成度的OTP元胞结构受到工艺线宽缩小的限制，可移植性弱，可靠性低。

发明内容

本发明要解决的技术问题是提供一种不受工艺线宽限制的一次编程元胞结构。

为解决上述技术问题，本发明的一次编程元胞结构，包括：三个同型MOS管，分别为选择管T1，传输管T2和编程管T3；

选择管T1和传输管T2采用源漏极串联的方式连接，选择管T1的源极连到晶体管阵列的位线BL，传输管T2的漏极与编程管T3的衬底相连，编程管T3的栅极用以输入编程电压PL，选择管T1的栅极连到晶体管阵列的字线WL。

其中，所述元胞结构被编程后，其编程管T3的栅氧化膜被击穿。

本发明还提供了一种由所述一次编程元胞结构组成的晶体管阵列，组成该晶体管阵列的所有一次编程元胞结构传输管T2的栅极通过连接线SL连接在一起，以达到该阵列页整体操作的目的；

其中，所述晶体管阵列的字线WL和晶体管阵列的位线BL能选中晶体管阵列中需要被操作的目标元胞结构，通过在编程管T3栅极施加电压的方式对目标元胞结构进行编程；

其中，输入编程电压PL能对各元胞结构施加编程电压条件，通过读取晶体管阵列位线BL的电流，即能区分各元胞结构被编程或未被编程。

本发明的一次编程元胞结构，该元胞结构利用栅氧化膜anti-fuse特性(即抗熔断特性)，实现一次编程的功能。本发明的元胞结构中采用的三个晶体管为同型，即全为N型或者全为P型。以下对元胞结构工作原理的说明以N型管为例，P型管只需将条件取反即可。

本发明元胞结构中的晶体管尺寸、隔离尺寸、连线尺寸可采用版图最小设计规则，以达到元胞面积最小化的目的。

本发明元胞结构的编程的关键是编程管衬底和栅极的电位差，该电位差只要能使编程管的栅氧化膜发生山穿，元胞结构的编程就完成了。

具体操作条件如下：

在SL输入工作电压Vdd，能对该页中的个别元胞进行编程。若SL接入零电位GND，PL输入编程电压Vpp，则整页元胞结构均不会被编程；

WL和BL未选中状态为零电位GND，将目标元胞结构的WL和BL接入工作电压Vdd即选中了该元胞结构；

PL输入编程电压Vpp，元胞编程完成。编程电压Vpp需要满足三个条件：

1.编程电压Vpp为负值；

2.|Vdd-Vpp|大于编程管栅氧化膜山穿电压；

3.|Vpp|小于编程管栅氧化膜山穿电压。

读取条件如下：

SL输入工作电压Vdd选中页，WL输入工作电压Vdd选中字，BL输入工作电压Vdd选中位，即在矩阵中能选中目标元胞结构。SL、WL、BL未选中的均接入工作电压Vdd，PL接零电位GND。

读取BL电流，若BL电流表现为漏电(＜InA)，则认为该元胞结构未被编程，若BL电流量级与选择管T1饱和电流(Idsat)想当，则该元胞结构已被编程。