[发明专利]等离子体去夹膜方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种利用等离子体去除线路夹膜的方法。

背景技术

图形电镀工艺与酸蚀工艺是印制板最常见的两种制作工艺，对于一些精细线路，或在印制板中存在较大孔径或无环的沉铜电镀（PTH）孔时，超出了干膜的制程能力，为有效保护铜面，防止蚀刻时将要保留的图形蚀刻掉，于是采取图形电镀的工艺进行制作，即在印制板表面先使用干膜制作出线路图形，再在板面图形处进行镀铜加厚，最后镀锡（或铅锡）以保护要保留的区域，待蚀刻完毕后将铜面的锡（或铅锡）褪掉，保留的图形就是需要的线路图形。

常见的夹膜类型如图1所示，在图形电镀铜、锡的过程中，印制板图形区域线2与线2、线2与焊盘3、焊盘3与焊盘3之间的间距过小，当局部图形较为孤立时，电镀时电流集中，容易出现夹膜1异常，所谓夹膜1就是指电镀铜、锡的厚度超出了干膜的厚度，电镀的铜、锡将干膜覆盖在下面，褪膜时无法将干膜褪洗干净，蚀刻后造成线路之间出现短路，常规的人工检修及粗化药水咬蚀方法，针对精细线路容易造成线路损伤或出现线细异常，目前已不适用与精细线路夹膜的处理。

针对图形电镀工艺中的夹膜问题，可以通过移线、削焊盘等增大线与线之间、焊盘与线及焊盘与焊盘之间的间距来避免夹膜，也可以通过调整电镀参数或更改工艺流程来实现，但这并不能从根本上解决印制板夹膜问题，且只能用在一些常规的板子上，对于精细线路的印制板，常规的方法已无法满足制作要求。

在线路出现夹膜时，常见的处理方式一般有两种，一种是人工用检修刀，将夹膜造成短路的区域用刀片抠开；另一种是使用去钻污药水将线路间残留的夹膜用化学的方法去除掉。现有技术的缺点是：随着印制板表层线路越来越精细，常规的去夹膜方法已很难有效去除线路上的夹膜，在处理过程中容易造成线路缺口、断线开路及线细等异常，影响印制板的电气性能，严重时会造成印制板报废。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够避免常规手工操作或化学药水咬蚀对精细线路的损伤，从而最大程度保证线路之间的可靠性的去夹膜方法。

根据本发明，提供了一种等离子体去夹膜方法，其中，利用干膜执行图形电镀，其中在印制板表面先使用干膜制作出线路图形；再在印制板表面上由干膜制出的图形处进行电镀铜加厚并镀锡以保护要保留的区域；随后褪除干膜；此后检查印制板表面上的作为残留干膜的夹膜，并利用等离子体去除夹膜。

优选地，利用等离子体去除夹膜的过程分三步完成，第一步使用氧气与氮气进行抽真空；第二步使用氧气、四氟化碳和氮气来去除夹膜；第三步使用氧气来进行清洁。

优选地，所述第一步中氧气与氮气的体积比为4：1。

优选地，所述第二步中氧气、四氟化碳和氮气三者的体积比为15：3：2。

优选地，利用等离子体去除夹膜的过程的处理时间介于20-60分钟之间。

优选地，等离子体去夹膜方法包括依次执行的步骤：执行去膜处理以便将印制板表面的干膜褪洗掉，露出干膜下面的金属；检查线路与线路之间、焊盘与线路之间或焊盘与焊盘之间是否有干膜残留（残留的干膜就是所说的夹膜）；在判定结果表示图形电镀工艺的印制板上有夹膜时，使用等离子体去除夹膜的方式，其中将线路之间残留的夹膜用电离的气体产生自由根和离子的方式去除，防止线路之间出现短路现象。

优选地，等离子体去夹膜方法还包括：在使用等离子体去除夹膜之后，将等离子体处理过的板子再进行一次去膜处理；此后，再次检查线路与线路之间、焊盘与线路之间或焊盘与焊盘之间是否还有干膜残留。

优选地，等离子体去除夹膜的过程分三步完成，第一步使用氧气与氮气进行抽真空；第二步使用氧气、四氟化碳和氮气来去除夹膜；第三步使用氧气来进行清洁。

优选地，所述第一步中氧气与氮气的体积比为4：1。

优选地，所述第二步中氧气、四氟化碳和氮气三者的体积比为15：3：2。

本发明能够针对一些精细线路的板子，当线路之间、焊盘与线路之间或焊盘与焊盘之间等处出现夹膜异常时，采用等离子体处理的方式将线路之间的夹膜去除，可以避免常规手工操作或化学药水咬蚀对精细线路的损伤，从而最大程度保证线路之间的可靠性。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了常见的夹膜类型。

图2示意性地示出了根据本发明实施例的等离子体去夹膜方法的流程图。