[发明专利]具有光学隔离的通道孔与邻近修正特征的掩模及制造方法

说明书

技术领域

本发明是有关于光刻技术与光刻掩模以及用于制造这种掩模的方法。

背景技术

集成电路的尺寸持续变得更小，以便将更多电路装配在一既定区域中。必须持续缩小的集成电路的特征包括图案化的导体层，于其中为集成电路的部分形成「互联机」。因为集成电路上的缩小的节点尺寸的结果，亦已减少在这些层的图案化的导体中的导体之间的距离。一通道孔为经由一集成电路中的材料的一层或多层的一开孔，其一般以一导体(有时被称为一插塞)填满，此导体可提供在这些层的图案化的导体之间的一层间连接器。因此，因为已减少在图案化的导体之间的距离，所以对于以越来越小的间距完成通道孔存在有增加的压力。

通道孔可经由光刻技术而被建立，于其中一掩模上的一群组的通道孔特征定义到达一晶片上的光学投影，其被使用于依据掩模中的图案来在晶片上形成通道孔的工艺。有关减少的通道孔尺寸，光学邻近效应修正(optical proximity correction，OPC)特征包括有掩模中的通道孔特征。

一掩模上的一通道孔图案因此可包括通道孔特征以及与这种通道孔特征相关的任何OPC特征两者。虽然OPC特征的使用减少失真，但这种使用亦增加掩模上的每个通道孔图案的面积。每个通道孔图案的这种增加的面积与在被制造的电路上的通道孔之间的减少的间距不兼容。

因此，期望提供不管在通道孔之间的减少的间距如何，但还是支持OPC特征的使用的技术。

发明内容

本发明提供一种光刻方法及掩模设计，其中通道孔特征及相关的OPC特征被彼此光学地隔离。通道孔特征及相关的OPC特征在掩模中形成一通道孔图案。这种通道孔图案是被安置在一掩模中，以使OPC特征不重叠。

一个具有通道孔图案的一掩模的区域具有邻近行位置及邻近列位置，于此可能设置一通道孔图案。通道孔图案的位置是由邻近行位置与邻近列位置的特定交点所决定。掩模上的行位置及列位置可对应至一层间连接器可被形成于一通道孔中的位置，藉以完成在集成电路的部分的图案化的导体层的数层之间的连接。这些行及列具有一行间距及一列间距。通道孔图案包括通道孔特征以及关于这种通道孔特征的相关的OPC特征。一通道孔图案具有大于掩模上的邻近行位置的行间距的长度及大于掩模上的邻近列位置的列间距的宽度。通道孔图案可被安置在掩模上，以使邻近行中的通道孔图案具有在列之间的至少一中介列，这种通道孔图案是被安置在这些列中。或者，通道孔图案可被安置在掩模上，以使邻近列中的通道孔图案具有在行之间的至少一中介行，这种通道孔图案是被安置在这些行中。

在一个实施例中，通道孔图案可被安置成能存在有一整数差异D，其为在第一通道孔图案的一列位置的一第一列数目与第二通道孔图案的一列位置的一第二列数目之间的差异的大小，其中这种差异等于R列的通道孔列间距整数。邻近行位置中的通道孔图案可被安置成能在第一与第二通道孔图案之间存在有至少一中介列。或者，通道孔图案可被安置成能存在有一整数差异D，其为在第一通道孔图案的一行位置的一第一行数目与第二通道孔图案的一行位置的一第二行数目之间的差异的大小，其中这种差异等于C行的通道孔行间距整数。邻近列位置中的通道孔图案可被安置成能在第一与第二通道孔图案之间存在有至少一中介行。

多重通道孔图案可被定义在掩模上的一单元胞(unit cell)中，其可被重复以在掩模中构建多个通道孔图案。每个单元胞包括一些N个通道孔图案。通道孔图案是被安置在掩模中，以使当通道孔图案数N除以以前说明的差异D(亦即，R列的列间距整数或C行的行间距整数)时，存在有一非零余数。非零余数表示横越过单元胞的多重副本的通道孔图案具有邻近通道孔图案之间的一中介列及一中介行的至少一者或两者。

在一个实施例中，每个通道孔图案定义掩模的一平面上的一区域。通道孔图案可以是属于能使此区域的一长度等于在单元胞之内的N个通道孔特征及对应的通道孔图案的数目的平方根的相邻的整数与在单元胞之内的行或列的行间距或列间距的乘积的尺寸。相邻的整数等于通道孔列间距整数与行间距整数的至少一个。在另一个实施例中，OPC特征包括散射条。在另一个实施例中，当掩模被照射时，掩模上的通道孔图案的其中一个定义一个以上的对应的通道孔。

本发明的其他实施例及优点，可在检阅图式、详细说明与随附的权利要求范围时被看到。

附图说明

图1显示关于一阵列的存储器单元的通道孔相对于图案化的导体层的多层的标准配置。

图2A显示单一通道孔特征及相关的OPC特征，其结合以形成作成一掩模上的多个通道孔图案的单一通道孔图案。