[发明专利]存储器装置以及冗余方法

说明书

技术领域

本发明是有关于半导体存储装置，且特别有关于NAND型快闪存储器的冗余(redundancy)。

背景技术

NAND型快闪存储器的组成包括由多个区块所形成的存储器阵列，而每个区块具有沿着列方向配置的多个NAND串列。NAND串列具有串联连接的多个存储单元以及连接至其两端的选择电晶体，在其中一端，NAND串列透过选择电晶体连接至位元线，而在另外一端，NAND串列透过选择电晶体连接至源极线。数据的读出和写入(程式化，program)是透过连接至NAND串列的位元线进行。

对于快闪存储器、动态随机存取存储器等半导体存储器而言，其集成程度随年增加，而制作没有不良或缺陷的存储元件的难度也随之提升。因此，为了补偿制造过程中所产生的存储元件的明显物理缺陷，在存储器晶片中会使用冗余架构(redundancy scheme)。举例而言，有些冗余架构包括：转换电路，将具有物理缺陷的存储元件的位址转换为冗余存储器区域的存储元件的位址；以及冗余存储器区域，用以补偿具有缺陷的存储元件。具有缺陷的存储元件以及冗余存储器区域的存储元件的位址信息会在测试存储器晶片时或是准备出货时储存于熔丝唯读存储器(fuse ROM)或暂存器等的储存元件中。然后，当输入具有缺陷的存储元件的位址时会检测出此位址，并禁止存取具有缺陷的存储元件，转而存取冗余存储器区域的存储元件。因此，从外部看来相当于没有具有缺陷的存储元件(例如专利文献1和2)。综上所述，通过使用冗余架构，即使有少数的存储元件发生缺陷，还是可以作为良品使用，因此可以提升良率并减少存储器的成本。

与先前技术相关的文件：

[专利文献1]日本专利申请案公开第2000-311496号

[专利文献2]日本专利申请案公开第2002-288993号

如上所述，在快闪存储器等的半导体存储器上搭载用来补偿具有缺陷的存储元件的冗余功能。图10所示为在快闪存储器的页面读出动作中以冗余位元RB替换缺陷位元FB的例子的示意图。快闪存储器400的页面缓冲器410中存放着从存储器阵列读出的一页面大小之数据。在此一页面中包含从主存储器区域MM以及冗余存储器区域MR读出的数据。栏控制电路420包括存放页面缓冲器平行传送的数据的数据暂存器，举例而言，一边增加计数器的位址值一边将数据暂存器所存放的数据依序串列连续读出，并将所读出的数据传送至输入/输出缓冲器430。在主存储器区域MM的栏位址AddF处具有缺陷位元FB的情况下，若计数器的位址值与缺陷位元(即栏位址AddF)一致，则栏控制电路通过位址指标将位址值变更为冗余存储器区域MR的冗余位元RB，将缺陷位元FB置换成冗余位元RB。

缺陷位元FB是产品出货时即存在的包括电气短路或断路等的物理缺陷。缺陷位元的栏位址和替换此缺陷位元的冗余位元的栏位址等的冗余信息是储存于唯读存储器或其他非挥发性媒体中。然后，如上所示，当读出页面，与缺陷位元的位址一致时，禁止对缺陷位元的存取，而在冗余位元的位址处进行指标移动控制。除此之外，在写入数据时也是类似的作法，也就是将对缺陷位元FB的存取切换为对冗余位元RB的存取。

尽管如此，为了将缺陷位元FB替换成冗余位元RB而进行的位址指标移动控制需要一定的时间，因此对于高速读出或写入数据而言并不是一件好事。此外，快闪存储器等非挥发性存储器晶片的大小是基于基本核心(存储单元阵列)的样式发展，围绕基本核心的周边电路(解码器或控制电路)所占有的面积较基本核心大，而存储器晶片上进行的冗余功能和周边电路所占有的面积也是增大周边电路面积的一个因素，成为影响存储器晶片小型化的障碍。

发明内容

有鉴于此，本发明的目的在于提供一种具备可在高速读出或写入数据时进行的冗余功能的存储器装置。

除此之外，本发明的目的还在于提供一种缩减存储器晶片的周边电路的面积的同时也增加存储单元阵列的存储容量的存储器装置。

本发明的存储器装置包括：至少一存储器；一控制器，控制所述至少一存储器；以及连接单元，连接至所述至少一存储器与所述控制器；其中所述至少一存储器包括：一存储器区域，包括多个存储元件；一冗余存储器区域，包括多个存储元件；以及冗余信息存储部，存储用于所述存储器区域的存储元件的冗余信息；其中所述控制器包括：控制部，根据所述冗余信息存储部所存储的所述冗余信息，控制从所述至少一存储器读出的数据以及写入至所述至少一存储器的数据。