[发明专利]双极晶体管制造方法、双极晶体管和集成电路

说明书

技术领域

本发明涉及一种制造双极晶体管的方法，包括：提供衬底，所述衬底包括通过有源区与第二隔离区隔开的第一隔离区，所述有源区包括集电极杂质；以及形成在所述衬底上方的叠层，所述叠层包括基极层、在所述基极层上方的硅覆盖层。

本发明还涉及一种按照这种方法制造的双极晶体管。

本发明还涉及一种集成电路(IC)，所述集成电路包括一个或者多个这种双极晶体管。

背景技术

如今，许多电子设备包括在射频下工作的功能，诸如移动通信设备。以低成本方式实现这种功能并非是价值不高的。总所周知的是双极晶体管特别适合用于处理在射频(RF)域中的信号。然而，基于硅双极晶体管技术的集成电路(IC)的制造比例如互补金属氧化物半导体(CMOS)IC更复杂，并且在CMOS技术中更容易实现所述器件形体尺寸的缩小。CMOS器件能够实现良好的RF性能，但是要达到等效于双极器件的性能，所述CMOS的尺寸以及因此的技术节点比双极器件的尺寸以及因此的技术节点要低。

对于包括所述频率范围的一组给定规范，需要在给定节点的双极或者较低节点的CMOS之间做出选择。由于对于诸如模拟混合信号(AMS)器件之类的小批量生产，掩模的成本是预算的重要部分，并且由于当转到较低节点时这个成本大幅增长，所述选择通常有利于双极而非CMOS，或者有利于BICOMS，所述BICMOS在相同的工艺流程中组合双极和CMOS器件。

由于这些原因，已经努力使用CMOS工艺流程生产双极晶体管，从而提供混合技术IC，其中双极晶体管可用于处理RF信号。在WO2010/066630A1中提供了这种IC的一个示例。

所述工艺研发者面临的一个挑战是：在产生能够处理高频信号的高质量双极晶体管的同时，对于所述CMOS工艺更改的数量应当保持较小。例如可以在WO 2003/100845A1中找到低复杂性IC的示例，其中包括在CMOS工艺流程中形成的异质结双极晶体管。

然而，改善双极二极管的设计，更具体地是在CMOS制造工艺中制造的双极二极管，使得所述双极二极管的噪声降低并且最大工作频率提高，仍然是一个挑战，这将参考图1和图2更详细地解释，图2示出了图1的细节。

图1所示的双极晶体管包括硅衬底10，所述硅衬底包括有源区11，例如通过在所述衬底10中提供掩埋层(buried layer)或者通过将杂质注入所述衬底10中在所述有源区中形成有所述双极晶体管的集电极。将所述有源区11限定在隔离区12之间，例如浅沟道隔离(STI)区之间。所述双极二极管还包括叠层，所述叠层包括外延生长的基极层，所述基极层生长成在所述硅衬底10上方的单晶区14以及在所述隔离区12上方的多晶区14’。氮化物层(未示出)可以存在于所述隔离区12上。多晶硅基极接触层16存在于所述基极层上，被电绝缘层18覆盖。在所述有源区11上方限定了发射极窗口，在有源区中形成有发射极材料24，例如As掺杂多晶硅，对于沉积在所述发射极窗28外部的所述发射极材料24，通过在发射极窗口中的侧壁间隔(spacer)22以及通过所述电绝缘层18与所述基极接触层16电绝缘。所述发射极材料24通过刻蚀停止层20的剩余部分与所述基极区14的部分电绝缘，所述刻蚀停止层用于在刻蚀所述多晶硅基极接触层16中的发射极窗口期间保护下面的基极层14。

已经发现：对图1的双极晶体管的噪声系数(noise figure)的较大贡献源自所述外部(extrinsic)基极电阻。在图2中示意性地描述了图1的双极晶体管的基极电阻器的一些相关部分，图2示出了图1的双极晶体管的放大横截面。所述主要的非本征基极电阻由以下部分组成：

-在所述有源器件中的SiGe的内电阻(Rbi_int)；

-与所述间隔下方空间相对应的跨线电阻(link resistance)(Rlink)；

-与所述刻蚀保护层下方空间相对应的跨线电阻(Rxbm)；

-在所述发射多晶(emitter-poly)延伸下方的非硅化多晶的电阻(Rxbu)；以及

-其他电阻，诸如在所述基极接触层16与硅化物28之间的电阻以及在所述硅化物28与所述基极接触30之间的电阻。

从这些电阻中，所述跨线电阻Rxbm形成对这个空间中整个基极电阻的最大贡献，强制所述电荷载流子流入与所述下方外延基极层14相对应的又窄又长的通道(corridor)，导致较大的电阻。

发明内容

本发明试图提供一种制造双极晶体管的方法，其中可以在不增加制造复杂性的情况下减小所述基极电阻。