[发明专利]双极晶体管制造方法、双极晶体管和集成电路

权利要求书

1.一种制造双极晶体管的方法，包括：

提供衬底(10)，所述衬底包括通过有源区(11)与第二隔离区分离的第一隔离区(12)，所述有源区包括集电极杂质；

在所述衬底上方形成叠层，所述叠层包括基极层(14，14’)、在所述基极层上方的硅覆盖层(15)以及在所述硅覆盖层上方的硅-锗SiGe基极接触层(40)；

刻蚀所述SiGe基极接触层，以在所述集电极杂质上方形成发射极窗口(50)，其中所述硅发射极覆盖层用作刻蚀停止层；

在所述发射极窗口中形成侧壁间隔(22)；以及

用发射极材料(24)填充所述发射极窗口。

2.根据权利要求1所述的方法，其中所述SiGe基极接触层(40)是多晶层。

3.根据权利要求1或2所述的方法，其中所述基极接触层(40)中锗的摩尔比大于0.1。

4.根据权利要求1至3中任一项所述的方法，还包括使用终点检测器终止所述刻蚀步骤，所述终点检测器用于检测刻蚀所述基极接触层(40)与刻蚀所述覆盖层(15)之间的转变。

5.根据权利要求1至4中任一项所述的方法，还包括将杂质注入所述基极接触层(40)和所述覆盖层(15)的至少一个中。

6.根据权利要求1至5中任一项所述的方法，其中形成所述叠层的步骤还包括在形成所述基极接触层(40)之前，在所述覆盖层(15)上方形成硅锗牺牲层(42)以及在所述硅锗牺牲层上方形成硅牺牲层(44)。

7.根据权利要求6所述的方法，其中至少一个所述牺牲层(42，44)包括杂质。

8.根据权利要求1至7中任一项所述的方法，其中形成所述基极层(14，14’)的步骤包括外延生长以下的层：

-在所述衬底(10)上方的第一未掺杂硅层；

-在所述第一未掺杂硅层上的未掺杂SiGe:C集电极-基极间隔；

-在所述集电极-基极间隔上的硼掺杂SiGe:C基极；以及

-在所述基极上的SiGe:C基极-发射极间隔。

9.一种双极晶体管，包括：

衬底(10)，所述衬底包括通过有源区(11)与第二隔离区(12)分离的第一隔离区(12)，所述有源区包括集电极区；以及

在所述衬底上方的叠层，所述叠层包括基极层(14，14’)、所述基极层上方的硅覆盖层(15)和所述硅覆盖层上方的硅-锗基极接触层(40)，所述基极接触层包括终止在所述硅覆盖层上的发射极窗口，用发射极材料(24)填充所述发射极窗口，所述发射极窗口通过侧壁间隔(22)与所述基极接触层分离。

10.根据权利要求9所述的双极晶体管，其中所述发射极材料(24)包括掺杂多晶硅。

11.根据权利要求9或10所述的双极晶体管，其中所述基极层(14，14’)包括：

-在所述衬底(10)上方的第一未掺杂硅层；

-在所述第一未掺杂硅层上的未掺杂SiGe:C集电极-基极间隔；

-在所述集电极-基极间隔上的硼掺杂SiGe:C基极；以及

-在所述基极上的发射极间隔。

12.根据权利要求9至11中任一项所述的双极晶体管，其中所述SiGe基极接触层(40)是多晶层。

13.根据权利要求9至12中任一项所述的双极晶体管，其中所述基极接触层(40)中锗的摩尔比大于0.1。

14.根据权利要求9至13中任一项所述的双极晶体管，其中所述基极接触层(40)与所述覆盖层(15)中的至少一个包括杂质。

15.一种集成电路，包括一个或者多个根据权利要求9至14中任一项所述的双极晶体管。