[发明专利]一种数据处理方法和装置

说明书

本发明提供一种数据处理方法和装置，该方法包括：接收到数据总线输入的数据后，根据该数据的去向指示和数据有效位段指示，将所述数据总线输入的数据写入上行侧共享缓存中；按照固定时隙顺序轮询所述上行侧共享缓存，将所述上行侧共享缓存中的数据读出，输出到对应的各个通道中。本发明可以使其在可靠的实现数据的缓存和位宽转换的同时，能有效的节省缓存资源，降低面积及时序上的压力，提升缓存利用率。

技术领域

本发明涉及数据通讯领域，尤其涉及一种数据处理方法和装置。

背景技术

在数据通讯领域的大规模数字逻辑设计中，有时为了提升逻辑电路的处理能力或是为了匹配逻辑电路两侧总线的位宽，需要对逻辑电路的数据路径进行位宽转换。考虑到逻辑电路两侧的总带宽不一定相等，或其中一侧会出现拥塞的状况，逻辑电路还需要能够对待传输的数据进行缓存。

比如图1所示的这样一种应用场景。在上行侧，数据由一侧的数据总线输入并传输去往另一侧的Y个(Y为大于等于1的整数)通道，在下行侧，数据按调度指示从Y个通道中汇聚后传输到数据总线上进行输出。在数据总线上传输的数据，每一拍均仅针对一个通道；为有效利用各通道的带宽，各通道上只传输有效的数据。数据总线的位宽为A，每个器件的总线宽度为B，A为B的N倍(N为大于等于1的整数)。考虑到数据总线的带宽与各通道总带宽不一定相等，且数据总线和各通道上均有可能出现拥塞的状况，在上行和下行传输路径上均需要设置缓存。

对此，通常可以采用如图2所示的逻辑电路来实现数据的缓存和位宽的转换，其中用FIFO(先进先出)进行数据的缓存，用一个独立的位宽转换拆分电路实现数据的位宽转换。在上行侧，通道识别分发电路根据输入数据总线上数据的去向将数据与数据的有效位段指示一起分发到与各通道一一对应的，位宽为“A+数据有效位段指示宽度”的输入FIFO中；当对应通道可以接收数据输入时，数据从输入FIFO中读出，经过位宽转换拆分电路根据数据有效位段指示将数据中的有效部分转成位宽为B的数据流，送往相应的通道。在下行侧，位宽转换拼接电路将从各通道过来的数据首先各自经位宽转换拼接电路转换为位宽为A的数据，再写入与各通道一一对应的输出FIFO中；当数据总线可以接收数据时，数据选择汇聚电路按调度顺序从各输出FIFO中先后读取数据，汇聚输出到输出数据总线上。

其中，实现数据位宽转换的位宽转换拆分电路主要由解复用器(DMUX)组成，其工作方式如图3所示：

对于每一个通道，位宽为A的数据与数据有效位段指示一起从输入FIFO中读出后，首先被存在寄存器中。位宽转换拆分电路在第一个周期将其首部的宽度为B的数据选择输出，第二个周期将与上一拍相邻的宽度为B的数据输出，直到有效数据全部被调度输出之后，位宽转换拆分电路再转向从输入FIFO中读出的下一拍数据，继续按上述方式进行位宽转换。

位宽转换拼接电路基本是位宽转换拆分电路的逆过程，主要由复用器(MUX)组成，其工作方式如图4所示：

对于每一个通道，位宽为B的数据从通道输出后，经位宽转换拼接电路按输出顺序依次拼接成宽度为A的数据，写入对应的输出FIFO中。

此种方法中，如果上行侧数据总线输入的数据或是下行侧各通道输出经位宽转换拼接电路拼接成的数据(位宽均为A)中仅有部分位段有效，该拍数据在存入FIFO时仍然要占据“A+数据有效位段指示宽度”的宽度，与该拍数据全部位段均有效时完全相同，从而导致其缓存利用率较低。